矽光子光子封裝與光纖-晶片耦合（Tyndall 國家研究院回顧論文）

愛爾蘭 Tyndall National Institute 光子封裝組（Lee Carroll、Peter O'Brien 等 13 人）2016 年發表於 Applied Sciences 的 Open Access Feature Paper Review。雖為 2016 年文獻，其建立的耦合架構分類、容差數字與封裝設計規則（PDR）框架仍是產業標準參考，亦是理解 2026 年 CPO／FAU 議題的物理基礎。以下為技術要點整理（非逐字全文）。

核心命題

作者開宗明義：「光子封裝可能是整合光子元件商業化過程中最重要的瓶頸。」 光子封裝遠比電子封裝困難、成本高出數個數量級（orders of magnitude more expensive），因為它同時要求： 1. 穩健的微米級光學元件對位 2. 精確的即時溫度控制 3. 高度的垂直與水平電性整合

論文主張封裝設計規則（Packaging Design Rules, PDR）必須在 PIC 設計階段就納入，否則第一代原型會付出顯著的效能代價與不必要的製造成本。

一、光纖對 PIC 耦合的根本困難：模場失配

• 電信波長（1260–1650 nm）下，光纖模場直徑（MFD）約 10 μm 且圓對稱
• PIC 波導模場典型為橢圓、約 0.5 × 0.3 μm

兩者不僅模場尺寸差一個數量級，形狀亦不同。此外，單模光纖中電場方向未知且不穩定，若未對齊 PIC 波導的基礎偏振（電信／資料通訊應用通常為 TE，感測應用通常為 TM），會產生強烈的偏振相依損耗（PDL）。因此往往必須實作某種形式的「偏振管理」——或直接在耦合元件中處理（如 2D 光柵耦合器），或在 PIC 後段以波導元件濾波並旋轉偏振。

二、三種耦合架構

1. 邊緣耦合（Edge-Coupling）

• 已是雷射晶片商業封裝的成熟方法，但在矽光子領域採用度不高，儘管仔細對位後可達優於 −1 dB 的寬頻、偏振無關插入損耗。
• 典型結構：長度 100–300 μm 的反錐（inverted taper），嵌入整合式氮化物基點尺寸轉換器（SSC），或後製程沉積的高分子 SSC，把 PIC 上波導模場的有效 MFD 放大到約 3 × 3 μm，與透鏡光纖或超高數值孔徑（UHNA）光纖形成良好模態重疊。
• 障礙：背段沉積並蝕刻 3–5 μm 的 SiON 層難以標準化（SiON 層對晶圓引入高應力），因此矽光子代工廠的 MPW 只在緩慢導入邊緣耦合器。且增加後製程成本——需要精確切割與拋光 PIC 邊緣，或額外的 >60 μm 深蝕刻微影來產生高品質端面以取得低插入損耗。
• 深蝕刻技術可進一步同時產生端面與 V 型槽，使光纖可相對於 PIC 波導被動對位；主要缺點是 V 槽會佔用 PIC 上原可作為主動元件的顯著面積。
• 邊緣耦合的 1 dB 對位容差典型為次微米（約 ±500 nm），需要仔細的主動對位以最小化插入損耗。
• 關鍵限制：「由於此對位容差與多通道光纖陣列的製造容差相當，邊緣耦合幾乎總是只用於單通道光纖對 PIC 耦合。」
• 通常在 PIC 與透鏡光纖之間進行，透鏡化的光纖端面產生 3 μm 直徑的光斑（hot-spot）。透鏡光纖裝在金屬插芯中，並與 PIC 一同雷射焊接到 Kovar 封裝（Fe-Ni-Co 合金，熱膨脹係數與光纖玻璃匹配），以確保熱脹冷縮的微小位移不影響耦合；金屬對金屬接合也比環氧樹脂接合更不易因老化或環境效應產生對位漂移。
• 作者結論：「現行最先進邊緣耦合的對位容差與材料需求太高，無法可信地滿足中高產量（每年 10⁶–10⁷ 顆元件）。」
• 非線性應用（需約 1 W 高光功率）多用邊緣耦合，但必須氣密封裝——透鏡光纖聚焦形成的 hot-spot 電場梯度會產生光鑷效應，吸引空氣中的微粒與有機污染物到模態轉換器端面，若吸收顯著光功率會因局部加熱導致模態轉換器災難性失效。SU-8 與 PMMA 高分子模態轉換器比整合式 SiON 更易發生。

2. 光柵耦合（Grating-Coupling）

• 在 PIC 波導層以微影蝕刻次微米週期結構，產生相干干涉條件把光纖模繞射耦合進 PIC 波導。
• 光柵耦合器佔地 10 × 10 μm，用以匹配標準電信光纖 8–10 μm 的 MFD，由約 20 道部分蝕刻進 220 nm 矽層的溝槽構成。
• 設計關係式：λ = P (nₑ − n_o sin θ)，其中 λ 為耦合器峰值波長、P 為溝槽節距、nₑ 為光柵耦合器區域有效折射率、n_o 為氧化層折射率、θ 為光纖模入射角。nₑ 由蝕刻深度、佔空比與光纖模偏振決定。
• 典型採用近法線入射角 θ ≈ 10°，以提供耦合模方向性並降低回射入光纖。
• 封裝觀點的問題：近法線入射的光纖對 PIC 耦合（pigtailing）會產生體積龐大、機械性能差的元件。
• 解法：準平面耦合（Quasi-Planar Coupling, QPC）——把光纖端面拋光至約 40°，形成全反射條件，將光纖模以正確的 10° 角導向光柵耦合器。此幾何產生近乎「2D」的封裝，較容易滿足電信光纖的最小彎曲半徑（約 5 cm）同時維持合理的元件佔地。
• 光柵耦合器對位容差顯著寬鬆：1 dB 損耗下典型為面內 ±2.5 μm 錯位。
• 光柵耦合器可放在 PIC 表面任何位置、不限於晶片邊緣，不需要精密切割與拋光等後製程，因而有利於切割與封裝前的晶圓級測試與特性量測。
• 插入損耗曾落後邊緣耦合，但已收斂：SOI 平台上均勻光柵耦合器實測 1.6 dB、變跡（apodized）1.2 dB；後製程加金屬背反射層的進階設計可達 0.6 dB——顯示最佳光柵耦合器已達最佳邊緣耦合器的水準，同時保有相對寬鬆的對位容差。
• 標準 1D 光柵耦合器偏振敏感度強，可能不適用於電信／資料通訊。2D 光柵耦合器由兩個正交疊置的 1D 光柵構成，可接受任意偏振態的光纖模，將其繞射進一對皆為 TE 偏振的 PIC 波導。近期 2D 光柵耦合器最佳化預測插入損耗：有背反射層 1.0 dB、無背反射層 2.0 dB，偏振相依損耗可低至 0.3 dB。

3. 倏逝耦合（Evanescent-Coupling）

• 2015 年由 IBM-Zurich 首度應用於矽光子。與邊緣耦合同樣使用反錐高效取出 PIC 波導模，但模場不是被 PIC 上的 SSC 接收，而是倏逝耦合進另一塊緊貼面對面的光學晶片上的第二條波導。該光學晶片的折射率與 MFD 可輕易匹配標準單模光纖，形成兩段式（光纖–晶片–PIC）耦合。
• 目前僅在矽 PIC 與高分子光學晶片之間實證，但無明顯理由不能轉移到玻璃或 SiON 基光學晶片。
• 優點：兼具邊緣耦合的低插入損耗、寬頻、低偏振敏感度，與光柵耦合的寬鬆對位容差；且反錐不需位於 PIC 邊緣、不依賴精密切割與拋光，進一步降低量產成本。

耦合方式比較（論文 Table 1 架構）

三、光纖陣列與「光學旁路」——多通道量產的關鍵技巧

電信／資料通訊常需多通道封裝到同一 PIC，當時專案已在鎖定 128 與 256 通道。與其逐通道對位，可用「光學旁路（optical shunt）」同時對準每一根光纖與對應的光柵耦合器。

光纖陣列（fiber array）結構： - 一塊精密蝕刻出一系列平行 V 型槽的玻璃板，節距典型 127 μm 或 250 μm以匹配標準電信光纖直徑，加上一片平坦玻璃「蓋板」。 - 光纖置入 V 槽通道、蓋上蓋板後，三點接觸條件（three-point-contact）確保各通道的精確位置與間距。 - 這類光纖陣列中光纖內纖芯的名義同心度為 ±0.5 μm，遠在光柵耦合器 ±2.5 μm 的 1 dB 對位容差之內。

光學旁路運作方式：

把第一個與最後一個光柵耦合器以一條旁路波導連接。此時只要做一次使旁路穿透率最大化的主動對位，就同時把中間所有光纖通道相對其光柵耦合器對準（容差 ±0.5 μm）。

固定：單通道或多通道對位完成後，以低收縮、折射率匹配的 UV 固化環氧樹脂鎖定位置。

往被動對位推進： - 旁路對位雖降低每通道封裝成本，但仍涉及一次主動對位步驟；可規模化的封裝路徑要求被動對位。 - 近期示範的「覆晶（flip-chip）光纖對 PIC 對位」是有潛力的方法：以分光鏡系統視覺對準光纖陣列中的纖芯與 PIC 上對應光柵耦合器，容差 ±1 μm，無需主動對位。由於此值在光柵耦合器 1 dB 容差內，仍可保持低插入損耗，且比主動對位快至少一個數量級。 - 另一被動對位方案是使用大面積（30 μm × 30 μm）光柵耦合器以取得寬鬆的 ±10 μm 1 dB 對位容差。主要缺點是頻譜頻寬縮減，可能因此排除波長分工（WDM）應用。

四、雷射整合、電性封裝與熱管理（要點）

• 微光學平台（MOB）：Luxtera 與 Tyndall 皆有示範。AlN 或矽次基板上裝邊射型雷射晶片、準直聚焦用球透鏡、與光束轉向用反射鏡或全反射元件。Luxtera 氣密封裝版本另含微型光隔離器以降低對雷射的回饋。Tyndall MOB 中 300 μm 球透鏡在精密雷射鑽孔中自對準，成為微稜鏡反射元件對位與安裝的固定基準點。MOB 整體佔地約 1 × 1 mm，個別元件最大尺寸 300 μm。組裝後相對光柵耦合器主動對位，1 dB 對位容差與光纖對 PIC 耦合相當（±2.5 μm）。
• VCSEL 整合：VCSEL 晶片佔地（250 × 250 μm）遠小於 MOB（1 × 1 mm），可達極高整合密度。傾斜 VCSEL 法以非對稱焊球分布直接覆晶到 PIC 上，藉控制焊墊可潤濕接觸面積最佳化傾角，可被動覆晶對位以達商業量產所需的快速組裝。
• 高速電性繞線：高速 SMA（18–25 GHz）／SMK（46 GHz）連接器在 PCB 上佔地約 1 cm²，而 PIC 上電性接墊節距典型 100 μm，50 Ω 傳輸線的節距必須在連接器與 PIC 之間縮小兩個數量級，同時維持各通道路徑長度以保訊號時序，結果常是 PIC 被圓形或半圓形 PCB 環繞。標準高介電 PCB（DK ≈ 10）最小特徵尺寸限制 50 Ω 傳輸線節距約 300 μm，是 PIC 接墊節距的三倍，須以節距縮減多層陶瓷中介層橋接。直流連接用圓形截面打線，高速連接偏好「帶狀」或「扁平」打線——因集膚效應，扁平打線單位體積表面積較大，對高速訊號電阻較低。
• 垂直整合與「no clean」助焊劑：EIC 以銅柱凸塊（CPB，直徑 20–30 μm）或焊球凸塊覆晶到 PIC 上，把 100–500 μm 的長打線換成約 10 μm 的短互連以降低寄生電感。焊帽上的原生氧化層必須去除以形成良好互連，但電子封裝常用的傳統助焊劑一般不適用於光子封裝——其化學殘留會污染光纖對 PIC 耦合的光學界面，導致插入損耗增加，並弱化光纖對 PIC 的機械接合。 必須改用 VOC-free、在焊料熔點活化並揮發的「no clean」助焊劑，避免事後需要溶劑沖洗而污染 PIC。典型回焊條件 250°C 30 秒，可達優於 ±1 μm 的對位，幾無「solder squeezing」。
• 熱管理：整合式 SOA 與微環共振器的溫度相依性遠大於 CMOS 電子元件，溫度變化 20°C 往往就足以讓 PIC 漂出操作區間。實測（FP7-FABULOUS ONU）：EIC 施加 1.1 W 電功率、TEC 未啟動時，EIC 與 PIC 分別升溫 34°C 與 20°C；穩態 EIC 與 PIC 溫差 ΔT = 13.8°C，換算 CPB 互連層熱阻 12.5 K/W，該層共 484 顆 CPB，即每顆互連熱阻 6.1 × 10³ K/W。TEC 啟動後 30 秒內 PIC 穩定至設定點 ±0.1°C、60 秒內 ±0.01°C；穩態下 TEC 需汲取 0.5 W 才能把 PIC 拉回 18°C 室溫設定點，性能係數 CoP = 2.2，熱管理佔模組操作功率預算的 30%。

五、新興技術

• 光學 PCB：把用於倏逝耦合的高分子波導技術與 FR4 電路板結合，在外部連接器與單／多顆矽 PIC 之間同時繞送電訊號與光訊號。相對玻璃中介層的優勢是成本效益與製程彈性（可直接雷射寫入或微影），尤其適合大面積。預期傳播距離為數十公分，主要挑戰是把波導傳播損耗降至 0.1 dB/cm 以下。
• 光子線接合（Photonic Wire Bonds, PWB）：卡爾斯魯厄理工學院（KIT）開發，以緊聚焦飛秒雷射脈衝沿自由 3D 路徑曝光光阻，連接兩個光學界面（如矽 PIC 上的反錐到單模光纖的纖芯）。由於 PWB 形狀可輕易調整，被連接的 PIC 與光纖之間不需要高精度機械對位，對未來規模化是一項優勢。惟寫入 PWB 目前是序列製程，能否在晶圓級（每片晶圓需數千至數萬條 PWB）經濟地實施仍待觀察。
• 次波長光柵耦合器與超材料耦合器：以次波長微影特徵做高度折射率工程，變跡結構可幾乎完美匹配入射光纖模輪廓，達次分貝插入損耗；或做成高度非線性圖案的超材料區塊，把自由空間光耦合進 SOI 波導，甚至可耦合不同偏振。效率至少與標準光柵耦合器相當且頻寬更寬（多重導模共同負責耦合，對波長偏移較不敏感）。主要缺點是兩者通常只能以電子束微影製作（需約 100 nm 特徵尺寸，矽光子代工廠慣用的 193 nm 深紫外微影難以達到）。在次波長耦合器的性能能轉移到可規模化的 UV 微影製程之前，無法成為商用光子元件的標準化建構模組。