HfO₂ Ferroelectric、FeFET、GAA/CFET 與 Logic-Memory Fusion MEMO
為何 High-k 材料開始讓 CMOS「擁有記憶體」
⸻
一、背景：HfO₂ 原本只是 high-k gate oxide
HfO₂（Hafnium Oxide）最初被導入 CMOS，並不是為了記憶體，而是因為傳統 SiO₂ 已經碰到物理極限。
當 MOSFET 微縮至 45nm 以下後：
- SiO₂ 必須越做越薄
- Gate leakage 急速上升
- 穿隧漏電開始失控
因此 Intel 在 45nm 時代引入：
High-k Metal Gate（HKMG）
核心就是：
- 使用高介電常數（high-k）材料
- 在不增加 EOT（Equivalent Oxide Thickness）的情況下
- 增加物理厚度
- 降低 leakage
而 HfO₂ 因：
- CMOS 相容性高
- 熱穩定性佳
- high-k 特性強
成為主流 high-k dielectric。
⸻
二、HfO₂ 為何突然變成「記憶體材料」？
後來研究人員發現：
在特定條件下：
HfO₂ 會形成 orthorhombic ferroelectric phase（o-phase）
這是整件事的核心。
⸻
三、Ferroelectric 的本質
一般 dielectric：
只會在施加電場時極化。
電場消失後： 極化也會消失。
但 ferroelectric 不同。
它內部的 dipole：
會記住方向
即使電場消失。
因此：
Ferroelectric material 可以保留 polarization state。
這就是：
non-volatile memory
的來源。
⸻
四、FeFET：讓 transistor 自己變 memory
這種結構稱為：
FeFET（Ferroelectric Field-Effect Transistor）
。
⸻
結構：
Gate ↓ Ferroelectric HfO₂ ↓ Channel
。
⸻
工作原理
當 gate 電壓切換時：
HfO₂ 的 polarization direction 改變。
這會直接影響：
Threshold Voltage（Vt）
。
因此 transistor 會存在：
- High-Vt state
- Low-Vt state
即使斷電仍保留。
換句話說：
transistor 本身就是 memory cell
。
⸻
五、為何這對 AI 非常重要？
AI 時代真正碰到的問題：
其實不是 compute。
而是：
data movement
。
⸻
現代 GPU 的最大問題：
- SRAM 功耗巨大
- DRAM bandwidth wall
- Memory wall
- 資料搬運耗能遠高於運算
因此：
全球開始研究：
logic-memory fusion
。
也就是：
- logic 與 memory 不再完全分離
- transistor 本身帶 memory 特性
- 減少資料搬運
⸻
六、FeFET 最大優勢：它本來就在 CMOS 裡
這點非常重要。
相比：
- MRAM
- ReRAM
- PCM
這些需要大量新 stack、新材料。
HfO₂：
本來就已經存在於 HKMG / GAA CMOS flow
。
因此：
全球開始研究：
能否直接把 advanced CMOS 變成 memory-capable transistor
。
⸻
七、FeFET 的最大問題
目前 FeFET 還無法取代 SRAM。
原因包括：
⸻
- Endurance 不足
目前：
FeFET endurance 約：
10^4 ~ 10^10 cycles
。
但 SRAM / logic switching：
通常需要：
10^15+
。
⸻
- Fatigue
Ferroelectric polarization：
會逐漸衰退。
⸻
- Grain variability
o-phase 很難均勻控制。
⸻
- Wake-up effect
前幾次 switching 特性不穩。
⸻
- Retention 問題
長時間保存仍有困難。
⸻
八、GAA、CFET 與 FeFET 的關係
這裡很容易混淆。
其實：
GAA / CFET 是 transistor architecture
。
而：
FeFET 是 material / device behavior
。
⸻
九、GAA 是什麼？
GAA（Gate-All-Around）：
是：
新的 transistor 幾何結構
。
⸻
演進：
Planar MOSFET → FinFET → GAA nanosheet → CFET
。
⸻
GAA 的核心
Gate 包覆 channel 四周。
因此：
- electrostatic control 更強
- leakage 更低
- 更適合 2nm 以下
TSMC、Samsung、Intel：
都已全面進入 GAA 時代。
⸻
十、CFET 是什麼？
CFET：
Complementary FET
。
核心：
把：
- NMOS
- PMOS
上下堆疊。
形成：
真正 3D transistor
。
而不是左右排列。
⸻
十一、FeFET 與 GAA/CFET 可以結合嗎？
答案：
可以，而且全球都在研究
。
⸻
因為：
GAA：
本身已使用：
- HfO₂
- advanced gate stack
- ultra-thin dielectric
因此：
非常容易導入：
ferroelectric HfO₂
。
⸻
所以：
未來可能出現：
⸻
GAA FeFET
⸻
CFET FeFET
⸻
Monolithic 3D FeFET
⸻
Embedded ferroelectric AI transistor
⸻
十二、為何 CFET 時代 CMP / bonding 變超重要？
因為：
CFET：
開始真正進入：
3D transistor integration
。
因此：
每層：
都必須：
- 超平坦
- overlay 極準
- bonding 無 void
- thermal budget 極低
⸻
所以：
後續最重要的：
可能不是 transistor 本身。
而是：
⸻
CMP
⸻
Hybrid bonding
⸻
Low-temp process
⸻
Sequential integration
⸻
Backside power
⸻
Local interconnect
⸻
十三、TSMC 相關研究方向（論文 / 專利脈絡）
目前 TSMC 在公開研究中：
其實已逐漸出現：
⸻
GAA nanosheet integration
⸻
CFET architecture
⸻
Sequential 3D integration
⸻
Backside power delivery
⸻
Low thermal budget process
⸻
Advanced HKMG stack engineering
⸻
Embedded memory concept
⸻
的方向。
⸻
ISSCC / IEDM 常見關鍵字
包括：
- Ferroelectric FET
- Nanosheet FeFET
- Monolithic 3D
- Sequential CFET
- Backside PDN
- Buried power rail
- Low-temp epitaxy
- Ferroelectric HfZrO₂
- Embedded NVM
⸻
十四、真正的長期方向
未來 AI：
可能不再是：
GPU + 外掛 DRAM
。
而是：
Logic + Memory Fusion
。
甚至：
Compute-in-memory
。
⸻
這也是為何：
現在：
⸻
HfO₂
⸻
GAA
⸻
CFET
⸻
CMP
⸻
Hybrid bonding
⸻
Backside power
⸻
Glass / TGV
⸻
全部開始互相串起來。
⸻
十五、個人推論（研究觀點）
我認為：
未來真正的瓶頸：
可能不再只是 transistor scaling。
而是：
3D integration + movement efficiency
。
因此：
後續：
最重要的：
不一定是：
「誰 transistor 最小」。
而可能是：
- 誰最會堆疊
- 誰最會 bonding
- 誰最會平坦化
- 誰最能降低 movement power
- 誰最能做 logic-memory fusion
這也是：
CMP、Hybrid bonding、CFET、FeFET、Glass substrate、Backside Power。
開始一起爆發的原因。