原始內容
大家都知道現在AI GPU/ASIC的成本結構已改變，晶片邏輯Die成本僅佔一小部分，記憶體堆疊（HBM）與先進封裝成本（如CoWoS）佔據多數，例如圖中NVIDIA H100與B200的報價分解顯示，邏輯Die成本僅約$300–$850，HBM與封裝分別高達$1,350–$2,900與$750–$1,100，其實很明顯的如果一顆缺陷GPU在FT階段被淘汰，浪費的成本會遠超早前在晶圓層檢出的Die，更不用說到GB300級往後更高性能的GPU/ASIC。 再來就是説目前AI晶片的設計複雜度與測試工作量大增，晶片尺寸（多Die/Chiplet）、高密度引腳、高速介面（224G/448 SerDes），加上電源與熱管理需求急遽提高，令FT測試時間顯著拉長。 客戶對產品可靠度要求嚴苛，尤其是CSP，也已將burn-in等可靠性測試納入量產流程，無論是目前穎崴或是AEHR還是過往博磊法說等皆強調burn in在未來的的需求及重要性，未來AI系統之間的測試內容正向左右兩端轉移（左移就是大家熟知的KGD）（右移為系統級燒機和SLT以降低出貨缺陷率），這種整體TAM的成長會造就FT與burn-in成為高價值的增長點，推升了相關測試設備與零組件的營收。 以下文章完整內容 如同文章一開始說的FT成長會優於CP的原因是主要AI加速器進入2.5D/3D封裝後，封裝成本遠超前道晶圓，GPU邏輯Die僅佔整體製造成本的10–15%，剩餘成本由HBM記憶體與先進封裝（CoWoS）分攤，若在FT階段才篩出缺陷顆粒，不僅丟失Die本身，更等於廢棄高達數千美元的記憶體與封裝成本，因此，任何能提前檢測缺陷、避免組裝劣品的投資都物超所值，所以FT端每消除一個不良產品就能節約大量成本，其經濟價值遠高於CP測試時發現單一Die的不合格，再者未來晶片因為會引進多功能，所以要測的內容也會大幅增加，所以把同功能與高速測試留在FT階段完成，以避免CP投入昂貴測試卻成本效益低下，CP測試和FT測試的用途區隔導致大部分高頻與可靠度測試挪至FT 隨著AI晶片不斷往高瓦數移動，單顆售價與測試時間都會變更高，次完整測試可能包含長時間的功能驗證、高速眼圖掃描、DDR/HBM訓練等。Burn‑in又需額外24–48小時以上的高溫加速測試，相比之下，晶圓測試雖平行度高，但過濾的項目少、單顆測試較快。 測試總時間的增長使FT工具和耗材需求急增，推升了相關設備和零組件的市場規模，且目前幾乎AI晶片出貨前，除了基本FT，還需通過burn-in、系統級測試（SLT）等嚴格流程，以確保長時間運行的可靠度，所以無論是在高階AI又或者是車用晶片幾乎都執行burn-in測試。總體而言，對於高階AI晶片，FT/燒機的市場遠比過去擴大，超越傳統晶圓測試的成長率。 再來簡單說說FT流程及零組件 進行晶片封裝與焊接後，成品或模組被載入測試機台，測試機搭載自動上下料Handler和測試夾具（載板+插座）對晶片供電並進行功能、參數測量，然後晶片會在高溫、高壓下執行Burn in測試；最後通過分選，以合格者組裝系統級SLT或直接出貨，零組件的話分別有：ATE、socket、handler、burn in board等等的 再來淺談FT下個挑戰CPO FT在CPO的重要性更強大，為什麼呢，因為CP根本測不了光而cpo是光電同測，在CPO中FT需測量Optical Coupling、Laser Alignment、Optical Loss、BER、Thermal Drift等等的，而這些完全都是在封裝後才測，過去重點都是在die有無做好而未來中點擊會聚焦再這顆GPU放進一個10萬顆GPU的Cluster裡，能穩定跑多長？那這些所需的答案就是集中在FT、Burn-in、SLT這三者供應鏈裡