TPCA Hybrid bonding 未來十年趨勢論壇

Hybrid Bonding 技術趨勢與應用 Memo 在過去，晶片的效能表現主要由摩爾定律驅動，但未來的晶片發展趨勢將不再只由摩爾定律主導，而是取決於其他關鍵技術，包括：我們該如何製造更大的晶片？如何在有限的面積下創造更高的晶片密度（How are chips stacked?）？ 今天我們只會討論 TAM 與 What，主要涵蓋以下五大方向： 1. 異質整合（Heterogeneous Integration） 2. 晶片內互連（On-chip Interconnect） 3. 晶片 3D／3.5D 堆疊，透過 Cu-to-Cu Hybrid Bonding 4. 面板級封裝（Panel-Level Packaging） 5. 玻璃封裝（Glass Packaging） 一、Hybrid Bonding 技術發展 - 當前的技術趨勢是持續縮小 Flip-Chip Solder Bump 的尺寸，但最終 Solder Bump 將會消失，只留下 Cu Pad 進行堆疊與連接。 - Hybrid Bonding（HB）的關鍵有兩個。第一是表面平整度，主要透過 CMP 達成；第二是鍵合製程，包括室溫鍵合，以及在 200°C 下持續 1 小時的鍵合。如果今天討論的是 Cu-to-Cu Hybrid Bonding，採用的便是後者，而前者主要適用於其他金屬的鍵合場景。 - Cu-to-Cu HB 並不是一項新技術。早在 2016 年，業界就已經具備高量產（HVM）能力。目前已有超過 21 種技術達到 HVM 階段，另外還有 16 種處於前沿開發階段。 以下為相關產品與技術案例： 6. Sony’s CMOS CIS with WoW：已出貨超過 10 年。 7. Sony’s WoWoW Cu-to-Cu HB。 8. OmniVision OX05BIS。 9. Samsung GM5 Imager：應用於 Google Pixel 7 Pro。 10. AMD 3D V-Cache with HB：第一個採用 TSV 的 CPU，使用 CoW 製程，Pitch 達到 9 μm。 11. Graphcore’s IPU Processor。 12. Jasminer’s ASIC：Logic-on-DRAM 架構，採用 Cu-to-Cu HB。 13. Unimicron’s 3.5D IC 異質整合。 14. Samsung’s 3.5D IC 異質整合：結合 2.5D 與 3D，自 2024 年開始出貨。 15. Broadcom’s 3.5D IC（XDSiP）。 16. Apple’s M5 CPU-to-GPU：透過採用 Cu-to-Cu HB 的 Si Bridge 連接。 17. NVIDIA Rubin：預計於 2027 年出貨。 18. Intel HB：Foveros Direct 3D 與 Clearwater Forest。 19. Samsung’s HBM with HB：透過 Cu-to-Cu HB 與 TSV 連接，不使用 Solder 與 Underfill，熱阻降低 20%。 20. SK Hynix’s HBM with HB。 21. Micron’s HBM：預計明年才會準備就緒。 22. YMTC’s 232-Layer 3D NAND Flash Memory：採用 HB 技術，即所謂的 Xtacking Technology。 23. Kioxia’s 3D NAND。 24. iPhone 在中國出貨的相關應用：Cu-to-Cu Hybrid Bonding，原先規劃導入 YMTC 的 3D NAND Xtacking 技術，但受到美國阻止（？）。 二、Hybrid Bonding 的新興應用 25. Hybrid Bonding Bridge for Chiplets（2D IC Integration） 我們試圖透過 HB 技術，取代傳統 2D 封裝中的 Bump 連接方式。 26. Chiplets Embedded in Build-Up Substrate with HB（3D IC Integration） 這項技術主要透過 TSV 將兩個 Chiplet 堆疊在一起，再將其整合至 Build-Up Layer 上。 27. PoP Chiplets Embedded in Fan-Out（RDL-First）EMC with Cu-to-Cu HB（3D IC Packaging） 透過將兩個 Package 堆疊在一起，縮短兩個單位之間的連接距離，直接取代 Si Bridge。 展示的模型為 Memory Stack on 手機 AP Package，其中下方的 AP Package 由三個 Chiplet 組成。 28. Package of Choice for HPC：2.5D IC Integration of SoC and HBM with Si Bridge by HB 這項技術與第一個應用相似，主要透過 HB 取代 Solder Bump。 HBM 直接鍵合在 Si Bridge 上，SoC（GPU）也鍵合在同一條 Si Bridge 上，以實現高速傳輸。 不過，HBM 與 SoC 彼此仍是平行排列，並沒有直接堆疊在一起。 29. Customized HBM on Top of SoC on Glass Substrate（3.3D） 客製化 HBM 堆疊在 SoC 上方，並採用 Glass Substrate。 30. Hybrid Substrate（TGV Interposer + Organic Core Substrate）for Chiplets（SoC + HBM） 結合 TGV Interposer 與 Organic Core Substrate 的混合基板架構，用於 SoC 與 HBM 的整合。 31. 3D 異質整合：PIC + EIC with HB on Fan-Out RDLs and Polymer Waveguides 這就是典型的 OE（CPO Module）會經過的製程。 HB 僅發生在 EIC 與 PIC 之間，完成鍵合後的 OE 則建構在 Fan-Out RDL 上。 32. 3.5D 異質整合：OE（EIC + PIC）and ASIC Switch 透過 3.5D 異質整合，將 OE（EIC + PIC）與 ASIC Switch 整合在一起。 33. 3.5D 異質整合：OE 與 ASIC 透過 HB 整合於 Si Bridge 主要架構是 EIC 與 PIC 先透過 3D 堆疊形成 OE，再將 OE 與 ASIC 透過 HB 鍵合在同一個 Si Bridge 上。 34. 3D 異質整合：EIC + PIC with Glass Interposer and Cu-to-Cu HB EIC 與 PIC 分別鍵合在 Glass Interposer 的兩側，彼此透過 TGV 連接。 35. 3D 異質整合：EIC + PIC with Glass Interposer 與前一個架構不同，這次 PIC 是直接製作在 Glass Interposer 內部（？）。 36. 3.5D 異質整合：EIC + PIC with Glass Interposer PIC 同樣直接製作在 Glass Interposer 內部，再與 ASIC 鍵合在同一個 Si Bridge 上。 37. 3D CPO：PIC + EIC Stacked by HB with SiPh 如果我們將 TIA 直接堆疊在 PD 上方，就能減少一段 Cu 走線；反過來說，如果將 LD 堆疊在 InP Laser 上方，同樣可以減少一段 Cu 走線。 這對散熱，以及整個 CPO 模組的功耗降低，都會帶來非常顯著的效果。 我們甚至可以進一步發揮想像力：是否有可能將 ASIC 與 LD、PD 之間的 Cu 走線也一併消除，直接將所有元件堆疊在一起？ 38. Thermal Management of 2.5D IC Integration with HB and TSV Interposer with Microchannels 透過將 Si Interposer 分成上下兩層，並分別在兩層 Interposer 上蝕刻出 Microchannels，再透過 HB 將兩者鍵合在一起。 完成後，這兩層 Interposer 再與 SoC、HBM 進行 2.5D 封裝整合。 這樣做的好處在於，我們早在 20 年前就已經知道 Solder 遲早會出現可靠度問題，而現在改用 Copper 連接，就不必再擔心相同的問題。 39. Thermal Management of 2.5D IC Integration with Microchannels and Cu-to-Cu HB 這是一個更好的散熱方案。 透過直接在 SoC（或 HBM）上蝕刻 Microchannels，並在對應的 TSV Interposer 上同樣製作 Microchannels，再利用 HB 將兩者鍵合在一起。 如此一來，冷卻液（Liquid）就能直接沿著緊貼晶片的 Microchannels 流動，達到更直接的散熱效果。 40. 3.5D 異質整合：SoC、HBM、Switch、EIC and PIC with SiPh for HPC and Data Centers 這是一個針對 HPC 與資料中心應用的高度整合架構，目標是實現高速、高頻寬的資料傳輸。 其核心概念是將所有關鍵連接都改用 HB 技術，包括 ASIC 與 OE 之間的連接、OE 內部的 TIA 與 LD（PD），以及 SoC 與 HBM 之間的連接，都可以透過 HB 實現。 三、結論 3D Hybrid Bonding 將是未來半導體封裝的重要發展趨勢。 HB 的專利申請高峰期已經過去，現在正是將這些專利技術逐一落實到實際產品中的時候！