矽電容Si-Cap(含6770 法說IPD相關筆記)

矽電容與傳統的MLCC差異在何處? 先說在製程基礎上MLCC是透過陶瓷介質、多層堆疊燒結而Si-Cap是用類似於半導體的製程。在放置的位置上傳統的MLCC多放置在電路板（PCB）、電源模組、板端，矽電容則是在GPU/ASIC 旁、矽中介層、封裝基板內旁邊,甚至嵌入封裝基板內。電容越接近 die,電子供應的走線越短,產生的阻礙電流變化的磁場效應就越小,進而能瞬間穩定電壓並吃掉高頻雜訊。我認為MLCC與Si-Cap的應用場域不同，兩者關係並非替代而是互補,各司其職並ㄧ同成長。 矽電容的優勢在於極低的ESL/ESR(補:電容器內部的等效串聯電感非常小。隨著頻率上升，電容的阻抗會先下降，到了某個頻率之後ESL會開始起作用，讓電容反而像「電感」，導致阻抗再次上升，也會有人稱這個現象叫寄生電感。而極低的ESL代表電容在高頻環境的情況下依然可以維持低阻抗。 目前在矽電容的業者推出叫深溝槽電容(DT3, Deep Trench Capacitor)，整合至 2.5D 先進封裝。此架構的主要目的是透過將深溝槽電容高度整合至封裝的各個層級中，以提供極佳的電源完整性，降低電壓雜訊並提升晶片效能。 從最上方是垂直異質整合記憶體或相關的微縮記憶體技術，下方疊加了邏輯系統單晶片與右邊是封裝內的其他小晶片（如 I/O 晶片、GPU 或其他功能模組）來實現質整合。 到了中間Interposer，DTC 被直接嵌入在 Interposer 內部或其表面。此方式離上方運算晶片的距離極短，能有效提供超低感值的去耦電容，穩定瞬態電壓。 最後是底層的基板，DTC 同樣被嵌入在封裝基板的層縫或核心層中。這有助於濾除從主機板供電過來的低頻與中頻雜訊。以及在基板的背面也掛載了 DTC。這可以在電源進入封裝基板的第一時間進行濾波與穩壓。

力積電(6770) 10/21法說會about IPD相關Memo

在3D AI Foundry相關營收占比原第二季占比為4%到了第三季降為1.4%。主因有二，其一為銅鑼廠進行設備搬遷至P1、P2廠區，生產暫停造成營收占比下降。其二為其他營收占比相關拉高造成此現象。

IPD相關的需求能見度看到了2028年，8吋與12吋都已經進入量產，產能持續擴大中，電壓從2 V-100 V皆有佈局。電容密度從小到大(10nf-2300nf)，明年會導入4500 nf以因應市場AI related與光通模組相關需求。

IPD相關產品，公司認為明年會大爆發。IPD是使用現有25奈米與38奈米dram製程來製作。若拉高IPD相關產品的產能，會擠壓到現有dram代工產能。因此預估未來IPD只能做到一萬片左右。整個產業的投射對於明年下半年可能每月會有三萬到五萬片的需求。這方面也是公司目前較為棘手的問題。

進入QA環節，有人問到能提供給矽電容業者的月產能狀況為何 ? 目前在Emib相關的雜音較多，想詢問力積電對此狀況的看法 ? 公司無法對個別客戶做出評論，但目前沒有聽到針對Emib相關有下修的詢問。

有人問到說在IPD產品上，12吋與8吋上的需求量會不會因為wafer的尺寸不同有不同的規格 ? 公司的回答是8吋與12吋是不同的應用，12吋主for HPC這塊，目前可以做到2300 nf，明年預計可以做到4500 nf以上。8吋主要for光通、PCIE相關是低容值的部分(大概10nf左右)，跟HPC相關是有差異性的。產能上都已進入量產目前是在爬坡的階段。(這邊公司沒有給出較為清楚的產能說明)

對於如何滿足客戶對於矽電容的強勁需求 ? 會以明年度的產能應用程度及尋覓新的建廠用地的進度來規劃。有沒有辦法一家公司同時應付三萬到五萬片的需求 ? 並不會有單一客戶有這麼高的需求，風險風散的考量下，若要建立此需求的產能，一定需要許多客戶切入。剛剛也有提到高容值用到dram產能，也有溝槽式類似邏輯製程來緩解dram產能不足的壓力。

問到對於新廠調研的部分 ? 公司目前都還在相當初期的階段，無法給予較具體的指引，仍然需要觀察對於需求的狀況，及多方調研。

在八吋光通應用矽電容的客戶狀況 ? 目前大多為陸系客戶為主。台灣客戶相對少。

對矽電容的部分，有提到可能明年下半年會有三萬到五萬片的需求，想了解高低電容的比例 ? 剛剛提到都是高容值，低容值主要是屬於power、cpo系統使用，由DTC來因應。高容值就是由dram製程製作的IPD，主要都是for HPC所使用。

IPD DTC 可以做到多少容值 ? 用甚麼製程在製作 ? IPD低容值可能都以幾百為單位，高容值用幾千為單位。有不同技術端應用。低容值都是以DTC來製作較偏向邏輯製程。在八吋與十二吋都有DTC製程的計畫，八吋的部分已經量產。業界有的已經用DTC做到2000-3000(這邊指容值)，但製程挺複雜。DTC以前是在八吋進行開發，有些移到十二吋。目標也可以做到2000左右。但相較dram capacitor來說dram capacitor較容易做到。展望明年希望可以做到4500 nf左右的規格。希望技術隨著客戶的使用來進步。

預計矽電容產能為一萬片，都是高容值(使用dram capacitor製程)，若要超過這個一萬片產能，會犧牲很多真正dram產品的代工。矽電容基本上只用到其中大約1/4 dram製程。若全部轉移到矽電容，等於會浪費前後dram的產能。因此預計只能規劃8000-10000片。因此才可能會有擴廠或尋求新的建設計劃。

低容值的部分，大約為3000-5000片的規劃，產品較多元且複雜。