富邦投顧call memo
| 公司 | 日期 | 型態 |
|---|---|---|
| 瑞峰半導體（7873） | 2026/08/28 | 富邦論壇 |
主題：比GPU更緊張的瓶頸：IVR與矽光子如何決定AI算力天花板
一、 公司簡介與發展紀事：從利基市場到接軌國際
- 公司基本面： 瑞峰成立於 2016 年 4 月 ，總部位於新竹工業區，目前實收資本額為 14.98 億元 。雖然是全台灣 7 家金屬凸塊晶圓級封裝廠中規模最小的一家，但透過獨特的市場區隔策略成功存活並持續壯大，預計於 2027 年 9 月掛牌上市櫃 。
- 三大重要股東： 目前三大股東持股比重合計超過 50%，分別為 欣銓科技、漢民科技 ，以及於 2026 年 5 月私募入股（投資 10.2 億元）成為第三大股東的美國納斯達克上市公司 Fabrinet （全球最大光通訊 EMS 廠）。
- 歷史技術與利基市場佈局：
- 12吋特殊型記憶體（Specialty DRAM RDL）： 自 2017 年建立 12 吋生產線切入，避開邏輯晶片大廠競爭。市佔率從最初的 5% 成長至今已 超過 50% ，長期目標為 70% 至 80%。
- 6吋車用封裝線（GaN & Diode）： 2018 年建立，全台灣僅有兩家廠商提供此項服務。目前訂單極為飽滿， 能見度已直達 2027 年底 。
- 8吋功率半導體（MOSFET）： 2019 年與歐洲大客戶合作建立。
- 美國 BIS 白名單效應： 瑞峰於 2025 年 1 月正式被列入美國商務部工業安全局（BIS）核可的封測廠白名單。由於台積電 16 奈米以下的技術出貨至大陸均需透過白名單廠認證，這為瑞峰帶來了大量的大陸客戶訂單，營收佔比持續上升。
二、 決定 AI 算力的關鍵：電源（Power）與頻寬（Bandwidth）兩道牆
- AI 資料中心的極限挑戰： 單顆 GPU 功耗目前已達 1kW（相當於家用 1000W 吹風機的熱量與功耗） ，未來甚至將朝 5kW 演進。百萬顆 GPU 運作所產生的用電量與熱能極為驚人，傳統風扇已無法應付，必須走向浸沒式液冷散熱。
- 算力天花板： 當晶片運算速度愈快，系統就會面臨兩大瓶頸—— 「電進不來」與「資料出不去」 。
- 系統級先進封裝解決方案： AI 的算力未來將由整個系統決定，而非單一晶片。必須透過先進封裝技術，將運算晶片（XPU）、記憶體（Memory）、電源調節（Power）與光通訊元件（Optics）整合成一個可量產的系統。
三、 系統級供電革命：IVR 與矽電容（SiCap）的合併綜效
1. 整合型電壓調節器（IVR）
- 傳統架構痛點： 電壓調節元件原本放在主機板（PCB）上，距離 AI 晶片太遠。傳導路徑（PDN）過長會導致嚴重的功率耗損；而電流量急遽變化時產生的 瞬間壓降（Voltage Droop） ，更容易導致 GPU 運算錯誤或系統崩潰。
- 核心價值： IVR 將電壓調節器從 PCB 移至極度靠近晶片的位置（如背部供電），可 大幅縮小 PCB 面積達 30% 。其主要效益包括大幅縮短 PDN 路徑以降低阻抗與熱功耗、提高電源轉換效率，並有效抑制瞬間壓降。
2. 矽電容（SiCap）
- 傳統 MLCC 瓶頸： 當 IVR 將供電節點推進到晶片邊緣時，傳統積層陶瓷電容（MLCC）因為體積大、厚度厚且傳輸路徑長，無法跟上 IVR 的超高頻和高密度需求。
- 矽電容特性： 其製程與半導體記憶體（Memory）製程 100% 相容。主要優勢在於：
- 超薄外型： 厚度在 100µm 以下（目前客戶要求做至 70µm，甚至挑戰 50µm/30µm），可直接嵌入中介層（Interposer）、基板或晶片背面。
- 奈秒級去耦（Decoupling）： 具備極低等效串聯電感（ESL）與電阻（ESR），能在奈秒（nanosecond, 10^{-9} 秒）級別內進行瞬間放電，及時補足晶片所需電流，完美抑制高頻瞬態電壓波動。
- 技術主要分為 eDTC（深溝槽式） 與 S-SiCap（堆疊式） 兩種技術路線。
3. IVR + SiCap 的供電革命綜效
- 兩者結合是先進封裝中相輔相成的供電組合，相較於傳統「板端 PMIC + MLCC」， AI 先進供電（IVR + SiCap）可將供電轉換效率提升 20% 至 30% ，是解決 1kW 以上高功耗 AI 晶片供電需求的唯一解方。
四、 數據傳輸瓶頸突破：矽光子（SiPh）技術與 3D TSV 策略
- 「光進銅退」與頻寬的本質： 雖然光與電在物理介質中的傳播速度相差無幾，但銅線在長距離傳輸時訊號衰減嚴重且易受電磁干擾。光訊號利用全反射原理損耗極低，且可透過波分複用技術，讓上千條不同波長的光束在同一條光纖內傳輸而不互相干擾， 提供高出銅線數千至數萬倍的龐大頻寬 。
- 瑞峰的技術路徑（3D TSV）：
- 在共同封裝光學（CPO）的封裝結構中，瑞峰選擇發展 3D TSV Reveal (SiPh) 技術 ，直接將電子晶片（EIC）疊在光學晶片（PIC）上，並透過 TSV 直通矽孔進行垂直連接。
- 由於瑞峰研發團隊多來自前段晶圓廠，對於矽蝕刻（Silicon Etch）與 CVD（化學氣相沉積）等前段製程極為熟悉，這使得瑞峰在發展 TSV 3D 先進封裝時具備較低的門檻與競爭優勢。
- 台積電系統級藍圖對接： 台積電官網公佈的整合型 HPC 平台（如 TSMC-SoIC®）架構中，已明確將 IVR、eDTC（深溝槽式矽電容）及矽光子（CPO） 整合在中介層內，這印證了瑞峰「IVR + SiCap 決定電怎麼送、SiPh 決定資料怎麼傳」三者合一技術策略的正確性。
五、 策略：海外高附加價值 CPO 特殊封裝平台
- 架構泰國光引擎（Optical Engine）生態系： 結合第三大股東 Fabrinet 的全球頂尖光通訊客戶資源（如 Google、Meta、Cisco、Ciena 等），瑞峰旨在將公司從台灣本地的封測廠推向國際化舞台。
- 雙方分工模式：
- 瑞峰泰國為瑞峰全資子公司，投資總額為 10 億元新台幣 。
- Fabrinet 負責： 提供泰國廠房、廠務設施、無塵室、高架自動搬運系統（OHT）、招募人員及業務推廣。
- 瑞峰負責： 購買並導入 Cu Pillar Bump、RDL等前段晶圓級封裝設備與技術。
- 時程規劃： 預計於 2027 年 1 月正式成立泰國子公司 ，2027 年第三季裝機，並於 2028 年第一季開始試產 。
六、 經營績效：獲利結構躍升與營運爆發
瑞峰近年來的財務與獲利指標呈現爆發性成長：
- 營收表現： 營業收入自 2022 年的 4.72 億元逐步增長至 2025 年的 10.53 億元。 2026 年上半年營收已達 6.78 億元，年增率（YoY）高達 41% 。
- 獲利率飆升：
- 營業毛利率： 從 2022 年的 3% 飆升至 2026 年上半年的 34% 。
- 營業利益率 / 稅後淨利率： 分別由 2022 年的 -13% / -12% 翻轉至 2026 年上半年的 26% 。
- 淨利與 EPS 創高：
- 2026 年上半年稅後淨利為 1.75 億元，已正式超越 2025 年全年度的獲利（1.59 億元） 。
- 由於早期仍有累積虧損，因此現階段無須繳納營所稅，使得稅後淨利率與營益率相同，加權股數下 2026 上半年 EPS 達 1.30 元 （已逼近 2025 年全年的 1.31 元）。
瑞峰未來三年的營運成長三大支柱：
- 2026 年： 成長動力來自特殊型記憶體（RDL）、先進邏輯產品與車用半導體訂單，以及價格調漲。
- 2027 年： 成長主力將由 IVR 應用於 AI Data Center 節能全面接棒。
- 2028 年： 成長主力將轉由 矽光子（SiPh） 應用於 AI 伺服器高速資料傳輸接軌，並迎來泰國廠產能開出。
QA
- Q：請問 eDTC（深溝槽式矽電容）與 S-SiCap（堆疊式矽電容）這兩者在適用場景上有何不同？另外，哪一個技術在未來比較具有潛力？
- A：
- 應用場景： 這兩者的應用場景 完全一模一樣 ，本質上都是矽電容，只是採用的技術策略不同。
- 技術特點與潛力差異：
- eDTC (Deep Trench，深溝槽式)： 屬於比較具有「破壞性」的製程，因為是往矽晶圓底下挖深溝，因此 無法做到太薄 。
- S-SiCap (Stacking，堆疊式)： 是往上堆疊，堆疊的層數可以比較多，且 不會對矽基板（silicon substrate）造成晶格破壞，因此可以做得比較薄 。如果以單獨包裝成一顆晶片（package）銷售的型態來看，堆疊式在性能與電容量上的表現會比較好。
- 台積電的 IPC： 則是直接將矽電容整合進 2.5D 的矽中介層（silicon substrate/interposer）中，這種整合效率最好，但此技術並不對外販售。
- A：
免責宣言
本資料僅供參考，並不構成要約、招攬、邀請、宣傳、誘使，或任何不論種類或形式之表示、建議或推薦買賣本資料所述的任何證券。所載資料乃秉持誠信原則所提供，並取自相信為可靠及準確之資料來源。然而，有關內容及看法並未考慮個別投資人之投資目標，財務狀況及特別需求。本資料所載述的意見可隨時予以更改或撤回，恕不另行通知。本公司及任何關係企業等，皆有可能持有資料中提及的證券。本公司或任何關係企業會提供或嘗試提供投資銀行或其他形式的服務給資料中提及的公司。富邦投顧保留資料內容之一切著作權，禁止以任何形式之抄襲及轉寄他人。