

CPO 光測試全解

從製程順序看測試插在哪裡：四階段測試方法論、Insertion 1–4 分段，
與九家台廠的具體切入點、時程與訂單能見度

2026–08–24 | 主題：共封裝光學 (Co-Packaged Optics) 測試供應鏈

核心結論

- **光測試不是「電測再加一台光功率計」**，而是把「對位」變成測試流程本身的一部分。1 dB 插損容差只有 $\pm 2.16 \mu\text{m}$ 、容差堆疊約 $3.8 \mu\text{m}$ (單模光纖核心直徑的 42%)，這決定了每一站設備的形態。
- **主流測試方法已收斂成四階段**：Wafer Level (晶圓級) → Die Level (單顆) → Package Level (光引擎封裝) → Module Level (模組 / 系統)。光柵耦合器 (Grating Coupler) 讓光能從晶圓上方垂直進出，是「切割前就能篩掉壞 die」的物理前提。
- **Insertion 1–4 是產業目前的共同語言**，但仍有三處未定案：Insertion 2 雙面晶圓測試缺成熟方案、Insertion 3 是否封裝前後都測、Insertion 4 之後要不要再做 SLT。未定案本身就是台廠的機會窗。
- **台廠在四段裡都有位置，但深淺差很多**：**旺矽**在 Insertion 2 全球僅兩家有光電結合方案；**致茂**在 Insertion 3/4 佔取 70–80% 價值份額；**鴻勁** 2026 年 10 月起出貨 Insertion 4 光電共測 handler；**穎崴**握 Package / Module 兩段 socket。
- **良率是相乘的**：ASIC 良率 $\times$ N 顆光引擎良率 $\times$ 組裝良率。任一顆光引擎失效整個封裝報廢——這是測試強度、可拆式光纖介面與「測試左移」三件事的共同驅動力。
- **2026 是設備進場年、2027 才是放量年**。多數台廠的 CPO 營收貢獻落在 2027–2028，2026 下半年看到的是工程機、認證與實驗室裝機。

1. 先看製程順序：測試到底插在哪裡

要理解 CPO 測試，得先把 CPO 的製造順序攤開。市場常把 CPO 簡化成「PIC + EIC + ASIC 封在一起」，但這個描述只涵蓋了六層裡的兩層；決定良率與測試需求的環節，有一半以上落在這個骨架之外。

L1

光源層 — 矽不發光，光源必須外掛

矽是間接能隙材料，無法有效發光，所有光都來自外部的 III–V 族雷射 (磷化銦 InP / 砷化鎵 GaAs)。主流做法是把連續光雷射 (CW Laser) 做成可插拔模組放在面板，用**保偏光纖**把光送進封裝——因為雷射是整個 CPO 裡平均故障間隔最差的元件，外置才能單獨維修。週邊還需要隔離器 (防反射打壞雷射)、溫控與分光樹。

L2	PIC 層 — 電光轉換，路線分歧在調變器 Insertion 1 光子積體電路內含調變器、銻光偵測器、波導路由與分波多工。調變器選型決定後段負擔：微環調變器（MRM）面積小、功耗低，但共振波長對溫度極敏感，必須配熱調諧與波長鎖定迴路；馬赫任德調變器（MZM）體積大但熱穩定。因此 PIC 的熱問題不是散熱問題，是波長精度問題。
L3	EIC-PIC 整合層 — 關鍵不在「有 EIC」，在「怎麼疊」 Insertion 2 電子積體電路含驅動器與跨阻放大器。疊法決定寄生電感與可達速率：打線 → 覆晶 → 3D 堆疊（矽穿孔 + 混合鍵合）。200G/lane 以上基本只能 3D。這裡有一段常被漏掉的晶圓級製程——PIC / EIC 晶圓凸塊與 3D TSV Reveal，做完才成為所謂的 EPIC 晶圓。
L4	光耦合層 — 光纖不是直接貼上晶片，中間有三段 Insertion 3 / 3.5 ① 晶片端耦合器：光柵耦合器（垂直進出，可晶圓級測試）或邊緣耦合器（低插損但需次微米對位）。② 微光學層：矽微透鏡陣列或超穎透鏡，把對位容差從次微米放寬到 $\pm 10\sim 18\ \mu\text{m}$，有時再加 45° 轉向鏡讓光纖平躺。③ 光纖陣列單元（FAU）：V 形溝槽基板 + 光纖陣列 + 上蓋 + 紫外膠。這一層是本報告的主角——所有難測的東西都在這裡。
L5	封裝 / 基板層 — 光纖要能穿出封裝 Insertion 4 ASIC、高頻寬記憶體與多顆光引擎共用中介層；基板要開孔開槽讓光纖進出，導致載板層數暴增、翹曲控制難度大幅上升。熱設計上更矛盾：ASIC 數百瓦高功耗，旁邊的 PIC 卻要控在極窄溫度窗內，需要熱隔離、分區上蓋與液冷。
L6	出封裝與系統層 — 壞了怎麼換 光纖若永久黏死在封裝上，ASIC 一壞整片報廢，且封測廠與系統廠之間無法流轉——這是可拆式光纖陣列（D-FAU）存在的理由。此外多芯連接器的核心結構件 MT 插芯需次微米級精密射出成型，16 / 24 芯已嚴重供不應求，是實體缺料瓶頸。

製程順序帶出的三個測試結論：（一）測試不是最後一站，而是**貫穿五個節點**的重複動作；（二）越早篩掉壞品越划算，因為 CPO 的良率是**相乘**的，任一顆光引擎失效整包報廢；（三）光耦合層（L4）是所有難度的集中地——對位、膠合、光纖脆弱性、可拆性全在這裡，所以 Insertion 3 前後才會出現「要不要拆成兩站測」的爭議。

2. 為什麼光測試是一個新問題

電性測試發展了四十年，量的是電壓、電流、時序，探針碰到焊墊就能測。光測試的每一個環節都不一樣。

維度	傳統電性測試	CPO 光電同測
量測物理量	電壓、電流、時序、誤碼率	電訊號 (224G PAM4) + 光功率、波長、偏振態、插入損耗、消光比，多物理量同時
接觸方式	探針落在焊墊上，接觸即導通	光沒有「接觸」這回事——要靠 主動對位 把光耦合進去，對位本身就是測試步驟
對位精度	μm 級即可，容錯大	1 dB 插損容差 $\pm 2.16\ \mu\text{m}$ ；容差堆疊約 $3.8\ \mu\text{m}$ ，是單模光纖核心直徑的 42%
自由度	XYZ 三軸	六自由度 (6DOF) ：三軸平移 + 三軸旋轉，缺一個角度就耦合不上
探測面	單面（上表面）	Insertion 2 起需 雙面 ：電性探針從上、光學探測從下
光源	不需要	單一光引擎需 4–8 顆雷射；16–32 引擎的模組需 64–128 顆 測試雷射源
資料格式	STDF 單一標準	電測 STDF + 光測 CSV 等格式分流，良率學習被資料格式卡住
治具標準化	成熟、可跨產品沿用	光連接器 沒有標準 ，每個 CPO 設計都要客製機械手對位配方與治具

四大製造極限（具體數字）

機械極端 封裝尺寸 >100×100 mm，最大到 200 mm 接腳數 >10,000，最高 50,000 pins 翹曲高達 0.6 mm	電氣極限 224 Gbps PAM4 → 448 Gbps 銅介質 @112 GHz 插損已達 -10 dB / 每吋 >100 GHz 時集膚深度跌破 0.2 μm	熱密度危機 單顆元件功耗 >4,000 W 測試座本身損耗 >500 W 風險：熱失控、錫球熔化	異質整合 有機基板熱膨脹係數不匹配 造成翹曲與對位偏移 玻璃中介層 / 基板為突破方向
---	--	--	---

來源：穎崙科技 CPO 論壇簡報，2026-05-14。

為什麼 CPO 一定用單模光纖：矽光子波導本身就是單模，光從晶片出來時已是基模狀態，用單模光纖不是設計選擇而是平台決定的物理必然。多模光纖有數百個模態同時傳播，模態色散在超過約 100 公尺或 100 Gbps 時就會摧毀訊號。而單模光纖核心只有約 9 μm——這正是對位容差為何如此嚴苛的根源。

3. 測試方法主流：四階段方法論

業界目前的主流做法，是把 CPO 測試依「被測物的形態」分成四個階段。每個階段的測試介面完全不同，也對應不同的供應商族群。

3.1 Wafer Level Test — 晶圓級測試



圖 1 | 晶圓級測試。上為 EIC / PIC 晶圓，下為 WLCSP 細間距探針頭（Fine Pitch Probe Head）——照片可見成排彈簧探針壓在焊球陣列上。此階段在切割前完成，是把不良品攔在最便宜位置的關鍵。來源：穎崙科技 CPO 論壇簡報，2026-05-14

為什麼晶圓級光測試做得起來，關鍵在光柵耦合器。光柵耦合器讓光從晶圓上方垂直進出，因此探針台可以像做電測一樣，從上方同時落下電性探針與光學探頭，在切割前就驗證 PIC 的光學功能。若採用邊緣耦合器，光只能從晶片側面水平進出，切割前根本沒有側面可以打光。

這是一個典型的「為了可測性而犧牲效能」的取舍：邊緣耦合器插損可低於 1.0 dB 且不挑偏振，光柵耦合器插損較高、波長與偏振都敏感——但它可以在晶圓上測。在良率相乘的 CPO 架構下，可測性的價值往往壓過插損。

對應台廠：旺矽（探針台與探針卡）、光焱科技（矽光子光缺陷檢測，架於探針台上）、穎崙（垂直 / MEMS 探針卡）。

3.2 Die Level Test — 單顆晶片測試

晶圓切割後、進入封裝組裝前的單顆測試。此階段的訊號路徑開始分流：光訊號從上方進出、電訊號從下方進出。

右圖下半的示意圖畫得很清楚：頂部是轉接板（Adapter）與耦合器接光學探頭（Optical Probe），底部是高速探針（High Speed Probe）穿過基板與印刷電路板取電訊號。這種「上光下電」的雙向配置，是 Die Level 與 Package Level 測試的共同特徵，也是傳統純電性測試機台無法直接沿用的原因。

對應台廠：**旺矽**（Insertion 3 Die Level 方案，4Q26 起工程機出貨）、**致茂**（光引擎晶片測試機）、**穎崴**（雙面探測系統）。




圖 2 | 單顆晶片測試。上半為 EIC / PIC 晶圓與放大的單顆晶片照片；下半為測試堆疊剖面圖，標示光學探頭由上方經轉接板與耦合器進入，高速探針由下方經基板與 PCB 取電訊號。來源：穎崴科技 CPO 論壇簡報，2026-05-14

3.3 Package Level Test — 光引擎封裝級測試




圖 3 | 封裝級測試。上為光引擎（Optical Engine）實物照，可見金屬外殼側面拖出彩色光纖尾纖；下為光電整合測試座（Optical and Electrical Test Socket），黑色框體中央為被測件，光纖由一側引出。來源：穎崴科技 CPO 論壇簡報，2026-05-14

光引擎組裝完成（貼上 FAU 或光纖接口）之後的測試。測試座必須同時處理電訊號路徑（載板 → EIC）與光訊號路徑（EIC → PIC → 光纖），且要應付三種不同的對位需求：

- **主動對位**（Active Alignment）：通光找最大功率，最準但最慢
- **被動對位**（Passive Alignment）：靠機械對位標記，快但需高精度結構件
- **直接接 FAU**（Direct with FAU）：被測件已帶光纖陣列，測試座只需固定

三種能力都要具備，因為不同客戶的 CPO 架構在這一站的形態不同——有的還沒貼 FAU、有的已經貼了。這也正是「Insertion 3 vs 3.5」爭議的實體來源。

對應台廠：**穎崴**（光電整合測試座、獨家雙面探測系統）、**致茂**（光引擎封裝級測試）、**旺矽**（FAU 對位工序）。

3.4 Module Level Test — 模組 / 系統級測試

良品光引擎裝上基板、與 ASIC 併排組成 CPO 模組後的最終測試。右圖上半是日月光官網的 CPO 模組結構圖——中央大方塊是 ASIC，四周環繞八組光引擎（標示 PIC 與 EIC），每組再拉出光纖；下半是穎崙的 HyperSocket 測試座。

此階段的挑戰從「準不準」轉成「快不快」：封裝已達 100 mm 以上、接腳數上萬、功耗超過 4,000 W，測試座要同時解決訊號完整性、電流承載與散熱。穎崙的混合架構把彈性體與彈簧探針結合，宣稱相較傳統彈簧探針可使接觸阻抗降約 30%、電流承載能力提升約 30%、焦耳熱減少約 30%。

對應台廠：穎崙（HyperSocket UF / DH / LF / Liquid 系列）、鴻勁精密（模組級光電共測 handler）、致茂（模組級光學測試）。




圖 4 | 模組級測試。上為 CPO 模組結構圖：中央 ASIC，周邊八組光引擎（各含 PIC 與 EIC）與外接光纖（原圖標註來源為日月光官網）；下為 HyperSocket™ 測試座實物，金色接觸陣列對應上萬接腳的大型封裝。來源：穎崙科技 CPO 論壇簡報，2026-05-14




圖 5 | 模組級測試的四步組裝，這四步直接定義量產吞吐量。① Pick & Place：機械手把 CPO 晶片放入測試座；② Place FAUs：逐一擺放各個光纖陣列；③ Plug All FAUs：完成封裝四周一圈的 FAU 連接；④ Plug & Play：完整接觸建立，測試序列開始。圖中可見 Switch ASIC 位於基板中央，FAU 由四邊插入。來源：穎崙科技 CPO 論壇簡報，2026-05-14

吞吐量的算術：若一個模組周邊有 16–32 組 FAU，而每組都要主動對位、每次對位需在六個自由度上掃描找最大耦合功率——單顆模組的測試時間就可能從電測的數十秒膨脹到數十分鐘。這就是為什麼「對位要不要每次都做」會直接決定 CPO 的量產成本，也是下一節兩條校準路線之爭的起點。

3.5 貫穿四階段的核心動作：主動對位



圖 6 | 主動對位的兩個實際場景。左「Probing PIC Wafer」——探針對 PIC 晶圓針測，圖上疊有標示 6DOF（六自由度）的座標軸；右「Double-Side Wafer Testing」——雙面晶圓測試，可見上方電性探針落下、下方光路發出藍光。兩者分別對應 Insertion 1 與 Insertion 2。
來源：穎威科技 CPO 論壇簡報，2026-05-14




圖 7 | 對位精度與光學損耗的關係。橫軸為對位偏移 (μm)，左軸藍線為耦合效率、右軸紅虛線為插入損耗 (dB)。圖上標註 1 dB Tolerance: $\pm 2.16 \mu\text{m}$ ——偏移超過約 2 μm，就要付出 1 dB 的光功率代價。來源：穎威科技 CPO 論壇簡報，2026-05-14

這張曲線圖是理解整個 CPO 測試產業的鑰匙。 $\pm 2.16 \mu\text{m}$ 是什麼概念？人的頭髮直徑約 $70 \mu\text{m}$ ，也就是說允許的偏移量約是一根頭髮的三十分之一。而在真實產線上，各元件公差會累加成容差堆疊約 $3.8 \mu\text{m}$ ——已經是單模光纖核心直徑（約 $9 \mu\text{m}$ ）的 42%。

換句話說，如果不做任何主動補償，光靠機械精度，耦合效率的分布會直接落在曲線的陡降段。這就是為什麼：

- 設備端必須提供六自由度精密位移平台
- 製程端要導入微透鏡 / 超穎透鏡把容差放寬到 $\pm 10 \sim 18 \mu\text{m}$
- 測試端要在「每顆都主動對位」與「用校準模型跳過對位」之間做選擇

3.6 對位校準的兩條路線之爭




圖 8 | 量產對位校準的兩種解法。方案一 Golden FAU（固定參考對焦）：建立黃金樣品 → 建立黃金 FAU → 把所有 FAU 移到參考位置 → 驗證對焦效率。方案二 Self-align（自動對焦校準）：量測元件本質變異 → 建立自動校準模型 → 自動對焦校準 → 驗證對焦效率。兩者最後都收斂到同一道關卡：對焦效率是否 $\geq 99\%$ ；未達標則進入調整迴圈，達標才進入正常生產。來源：穎崙科技 CPO 論壇簡報，2026-05-14

方案一：Golden FAU（固定參考）

邏輯：先做出一顆「標準答案」——黃金裝置與黃金 FAU，之後所有 FAU 都移到同一個參考位置即可。

優點：節拍快，不必每顆重新搜尋。

風險：黃金樣品本身的漂移、老化與再現性；換產品就要重建一套。

方案二：Self-align（自動對焦校準）

邏輯：先量測元件本質變異，建立校準模型，讓設備自己算出該去哪裡對焦。

優點：對元件變異的容忍度高，換產品可重新建模。

風險：模型建立成本高，需要足夠的變異樣本；模型失準時難以察覺。

兩條路線都把「對焦效率 $\geq 99\%$ 」設為放行門檻，未達標就進入調整迴圈。穎崙在產品線上同時布局 Golden FAU 與 Self-alignment 量產夾治具，正是因為這一站的方法還沒收斂——誰的方案被客戶選中，誰就拿到量產夾治具的長期訂單。

4. Insertion 1–4：產業的共同語言

相較於「四階段方法論」是從被測物形態出發，Insertion 分段是從「產線上插入幾道測試」出發，是目前設備商、封測廠與研究機構溝通 CPO 測試的通用座標。




圖 9 | Insertion 1–4 流程、執行場域與台廠切入點對照。自繪整理；流程框架與場域劃分依野村證券半導體測試產業報告（2026–07–24），台廠對應由公開法說、券商報告與產業訪查彙整（詳見第 6 節）。紅字為該站的測試型態特徵，「and / or ?」表示 Insertion 3 是否拆成封裝前後兩站尚未定案。

4.1 各站的技術重點

站點	場域	製程與被測物	技術重點與難處
Insertion 1	晶圓廠	EIC 與 PIC 各自晶圓級測試	EIC 晶圓測試早已成熟，實務上有時被稱為「只測 PIC 晶圓」。單面探測，PIC 與 EIC 各需自己的探針卡與探針台。FormFactor 已開始出貨此站設備，並於 2026 年 4 月法說上調 CPO 營收指引。
Insertion 2	晶圓廠	EIC 晶圓先切割，良品晶片以混合鍵合疊到 PIC 晶圓上成為 EPIC 晶圓，同時加矽載板	必須雙面測試——電性探針從上方、光學探測從下方，這是全流程最困難的一站。因複雜度與附加價值都高，眾供應商投入；設備決定後才會跟著設計專用探針卡。目前缺成熟方案。
Insertion 3 / 3.5	封測廠	鍵合後的 PIC–EIC 堆疊切割成光引擎晶片；是否在貼 FAU / 光纖接口 / 結構補強件之前先測一次尚未定案，故有 3（封裝前）與 3.5（封裝後）之分	從此站起測試進入封測廠。封裝前近似晶圓針測，封裝後更接近晶片級探測；通常上表面做光學測試、下表面做電性測試。貼 FAU 或光纖接口取決於各家架構，因此測試治具高度客製。
Insertion 4	封測廠	良品光引擎裝到基板（未來可能是中介層）上，與 ASIC 同一表面組成 CPO 模組	要確保整個模組運作正常、ASIC 與光引擎之間通訊順暢。之後是否還要再上大板做系統級測試（SLT）仍未定。

兩種 Insertion 口徑並存，讀報告時要注意。野村的四段法（1-4）是目前最通用的版本；但矽光子檢測設備商**光焱科技**採用的是「**Insertion 0-3**」四段法：Insertion 0 為 PIC 晶圓製程中的 WAT 檢測、Insertion 1 為 PIC 晶圓級檢測（該公司重點站，以非破壞高光譜成像定位光損）、Insertion 2 為 EIC+PIC 上電下光、Insertion 3 為僅檢測光引擎的模組級。兩套編號的實體對應大致平移一格，引用數字時務必確認來源口徑。

4.2 分工邏輯：為什麼 Insertion 3 是分水嶺

前兩站屬晶圓級製程且涉及 EIC / PIC 堆疊，由**晶圓廠**處理；Insertion 3 起**封測廠**才能參與，初期主要服務商可能是日月光旗下的矽品（SPIL）。這條分界線的商業意義在於：晶圓廠端的測試設備採購決策掌握在少數幾家先進製程廠手上，單一客戶集中度極高；封測廠端則隨產能放大與更多專案加入，會有更多 OSAT 切入，供應商的客戶數會擴散開來。

一個值得追蹤的口徑衝突。野村的場域對照把 Insertion 4 明確放在封測廠；但另一份 2026 年 7 月 30 日的券商訪查指出「**晶圓代工廠（非僅封測廠）已開始採購 Insertion #4o 測試機**，反映光學引擎層級的良率優化正提前導入製程」。若後者為真，代表 CPO 測試的「左移」比原先假設更早發生——對測試設備商的營收認列時點是正面訊號，也意味著晶圓廠會比預期更早成為 Insertion 4 設備的買家。這兩個口徑目前並存，尚無定論。

5. 儀器與治具：兩條改造路線

光測試不只缺方法，也缺機台。既有的自動測試設備（ATE）機隊全是為電性設計的，兩大原廠給出了不同解法：

愛德萬（Advantest）：光學載板中間層

在既有的電性載板與 handler 之間，插入一層「光學 load board」，承載光訊號、外部雷射與機械連接。

優點：不必整廠換機，既有 ATE 機隊可沿用，客戶資本支出門檻低。

意義：對測試介面廠（載板、測試座、探針）是增量商機，因為中間層本身就是一個新的治具品類。

泰瑞達（Teradyne）：光電儀器單機整合

把光學儀器與電性測試整合進同一台機器，並做資料同步。

優點：光電量測時序一致，資料在同一個時間軸上，良率分析單純。

風險：機台大改版，客戶要換機；且每個 CPO 設計的光連接器不同，仍需客製化對位配方。

三個被低估的實務瓶頸

瓶頸	具體內容	投資含義
測試雷射數量	單一光引擎需 4–8 顆雷射；16–32 引擎的模組要 64–128 顆雷射源，若採用分波多工再往上乘。	測試機台的物料成本結構被雷射與光學元件重寫，光源供應商多一條非通訊的需求曲線。
連接器無標準化	光連接器目前五種路線並存，每個 CPO 設計都不同，測試端需為每個設計客製機械手對位配方與治具。	治具與夾具是 非重複性工程費（NRE）+ 耗材 雙重收入，客製化程度越高，供應商黏著度越強。
雙域資料格式	電測輸出 STDF、光測輸出 CSV 等格式，兩者分流導致良率學習被卡住；「雙域 ATE」單一紀錄輸出可大幅簡化分析。	資料層是軟體型護城河，目前少被討論但直接影響爬坡速度。

業界目前的共識是：沒有真正的攔路虎（showstopper），但治具可靠度、資料紀律與光電儀器整合三者決定放量斜率。換句話說，CPO 測試的風險不是「做不得出來」，而是「多久能把良率學習曲線跑完」。

6. 台廠對應：九家公司的具體位置

6.1 一張表看懂誰在哪一站

公司	代號	角色	Insertion 落點	具體進度與數字
旺矽	6223	探針台 + 探針卡	Insertion 2（主戰場）、部分 3	Insertion 2 複雜度高、客戶驗證中， 全球僅旺矽與一家德商 光電結合方案（德商已完成認證、旺矽認證中），3Q26 結果較明確。Insertion 3 進度較快， 4Q26 起工程機出貨 4–5 家國際客戶 （涵蓋晶圓廠 / 封測廠 / IC 設計），2027 才有較大規模量產訂單。券商估 CPO 貢獻自 2H27 起、2028 為個位數%營收。湖口新購 2,000 坪土地第一階段優先建置 CPO 設備產能。
致茂	2360	光電測試儀器 + handler	Insertion 3 / 3.5 / 4	Insertion #3 光引擎晶片測試機 2026 年 6 月試產出貨 （對應某美系 GPU 大廠 32x 光引擎交換器晶片，於矽品）；Insertion #4 光進光出（light-in light-out）光學測試 3Q26 底出貨 。#3 / #4 市場規模估 NT\$100 億 / 300 億以上 （2027 / 2028E），公司估取 70–80% 價值份額 。管理層指引 2H26 CPO 營收 >NT\$10 億、2027 年增 7 倍 、機會上看 >NT\$100 億。
穎崙	6515	測試座 + 探針卡 + 夾治具	全四站（Package / Module 最重）	2022 年底至 2023 年初 全台第一家 提出 CPO 測試解決方案。HyperSocket 混合架構（彈性體 + 彈簧探針）宣稱接觸阻抗降約 30%、電流承載提升約 30%、焦耳熱減少約 30%，分 UF / DH / LF / Liquid 四型，對應 >100 mm 封裝、10K–50K 接腳、>4,000 W 與 448G。另布局 Golden FAU 與 Self-alignment 量產夾治具、Pick&Place / Plug&Play 機構。已取得台 / 中 / 美多項專利。
鴻勁精密	7769	FT / SLT handler	Insertion 4	CPO 首批訂單（交換器 ASIC 電氣測試）2H25 下單、1H26 出貨。 Insertion 4 光電共測 handler 確認 2026 年 10 月起出貨 ：已完成大量光學對位認證數據與工作說明書，設備朝量產方向設計（非單純工程機），初期送往以色列、台灣、美國實驗室， 月出貨量初估 20–30 台 。首批為四邊光引擎架構（客戶原規劃的單邊架構因產品改版順延）。自動測試設備約占營收 80%。
矽格	6257	測試代工（CP / FT）	Insertion 3 之後	已接到某美系網通晶片大廠光晶片訂單， 2026 年 5–6 月導入旺矽機台 做光晶片測試。已有 3–5 個矽光子客戶 ，湖口二廠產能 由矽光子國際客戶包下 100% 、2026H2 量產；中興三廠 2026Q4 完工、2027Q1 量產。1H26 營收 NT\$111.7 億、年增 18.1%，AI / ASIC / CPO 占比達 5% 以上。
光焱科技	7728	矽光子光檢測設備	Insertion 0–1（自有口徑）	2024 年起跨足矽光子檢測為轉型重心。主力產品 NightJar / ProbelInsight 平台架於探針台上檢測漏光，以 非破壞高光譜成像 定位光損，做到定位 / 定質 / 定量，已有急單。屬「測試左移」受惠者——設備未到位時，前一站加強檢測。2026 年於高雄路竹興建約 3,000 坪新廠作

公司	代號	角色	Insertion 落點	具體進度與數字
				總部；營收結構目標由科研 7：半導體 3 走向 5：5，訂單能見度達 3–4Q26。
捷創科技	7810	設備技術服務與維修	Insertion 1 (協助 2 / 3)	2026 年 5 月與 FormFactor 簽訂矽光測試設備服務合約，涵蓋台灣與韓國等地的安裝與硬體支援。主攻 Insertion 1 矽光子晶圓端測試，與 FormFactor 整合的方案已在大廠生產， 光子晶圓 Insertion 1 預計 2H26 進入大量生產 。Insertion 2 / 3 尚未定案，原廠測試方案尚不成熟，捷創提供量測方法與 handling 協助， 相關專利由捷創自行申請（非原廠） 。1H26 營收 NT\$4.18 億、EPS 5.12 元、毛利率 54%。
汎銓科技	6830	材料 / 失效分析服務	Insertion 1–3 (分析層)	不是檢測設備商也不是測試代工廠，而是第三方分析實驗室。矽光子定位是協助客戶建立 PIC databook ：先用自製設備定位失效點落在耦合、波導還是調變器，再接材料分析。公司主張「找到確切失效點」目前僅其能做且有專利保護，與只判 Pass / Fail 的 ATE 定位不同。Insertion 4 系統級因架構太大，客戶通常送已確認問題的部件。
日月光投控	3711	封測服務	Insertion 3–4	旗下矽品（SPIL）被點名為 Insertion 3 起 初期主要服務商 ，承接美系 GPU 大廠 CPO 測試。台灣同時具備 12 吋凸塊與 3D TSV Reveal 能力者僅日月光、矽品與力成，其中現有 CPO 產線者更少。量產放大或更多專案加入後，其他封測廠亦可切入。

6.2 三層價值鏈的差異

① 設備 / 機台（高門檻）

旺矽（探針台）、**致茂**（測試機）、**鴻勁**（handler）、**光焱**（檢測設備）

特徵：認證期長（1–2 年）、一旦導入黏著度極高、單價高。風險是規格未定案導致機台重做。

② 治具 / 耗材（高頻次）

穎崴（測試座、探針卡、夾治具）

特徵：隨每個客戶設計客製，是非重複性工程費＋耗材雙重收入；封裝越大、接腳越多、功耗越高，單價越高。CPO 連接器無標準化反而有利。

③ 服務 / 代工（低資本）

矽格（測試代工）、**捷創**（裝機維護）、**汎銓**（失效分析）、**日月光**（封測）

特徵：跟著設備走，設備裝到哪服務就到哪；營收認列較快但單位價值較低。捷創自行申請量測專利是往上游走的訊號。

7. 時程：2026 是進場年，2027 才是放量年

時點	公司	事件
2H25	鴻勁	CPO 首批訂單（交換器 ASIC 電氣測試）下單
1H26	鴻勁	首批 CPO 測試設備出貨
2026-05	捷創	與 FormFactor 簽訂矽光測試設備服務合約（台灣、韓國）
2026 年 5-6 月	矽格	導入旺矽機台做光晶片測試，切入光通訊晶片測試代工
2026-06	致茂	Insertion #3 光引擎晶片測試機試產出貨（於矽品，對應 32x 光引擎交換器晶片）
3Q26	旺矽	Insertion 2 客戶驗證結果較明確（是否取得雙面探針台關鍵供應商地位）
3Q26 底	致茂	Insertion #4 光進光出光學測試出貨
2H26	捷創 / 矽格	捷創：光子晶圓 Insertion 1 有機會進入大量生產；矽格：湖口二廠量產（產能已被矽光子國際客戶包下）
2H26	致茂	CPO 營收開始認列，指引 >NT\$10 億
2026-10	鴻勁	Insertion 4 光電共測 handler 出貨，月 20-30 台，送以色列 / 台灣 / 美國實驗室
4Q26	旺矽	Insertion 3 工程機出貨 4-5 家國際客戶
2026-09	鴻勁	SEMICON Taiwan 展示光學對位、光電共測與一站式測試新平台
2027	致茂	CPO 營收年增 7 倍，機會上看 >NT\$100 億
2027	旺矽	Insertion 3 進入較大規模量產訂單
2027Q1	矽格	中興三廠量產
2H27-2028	旺矽	CPO 開始貢獻營收，2028 估為個位數%
2027 / 2028E	致茂	Insertion #3 / #4 市場規模估 NT\$100 億 / 300 億以上

讀時程的方法：2026 年看到的幾乎全是「工程機、認證、實驗室裝機」，真正的產能訂單集中在 2027。因此 2026 年的股價驅動來自**認證里程碑**（旺矽 Insertion 2 驗證結果、鴻勁 10 月出貨、致茂 #4 出貨），2027 才轉為**營收驗證**。這也意味著 2026 年下半年任何一次認證延後，都會直接衝擊題材，而非只是遞延獲利。

8. 驗證清單與風險

8.1 五項尚未定案的產業變數

① Insertion 2 缺好方案

雙面晶圓測試要求極高，目前沒有成熟解。誰先過認證誰吃下這一站。

② Insertion 3 要測幾次

封裝前（3）與封裝後（3.5）是否都做，直接決定設備需求量是一倍還是兩倍。

③ Insertion 4 之後要不要 SLT

若需要，系統級測試設備商多一段需求；若不需要，Insertion 4 就是終點。

④ 良率是多少仍未知

即使流程定了，良率決定重測率與設備台數。這是所有市場規模估算的最大變數。

⑤ 各站供應商未定，且設備選擇會連動測試介面採用

探針台選誰，配套的探針卡就跟著誰設計；測試機選誰，載板與測試座規格就跟著誰走。因此設備標案的結果會外溢到治具供應鏈——這是判斷穎崙等介面廠的關鍵前置指標，不能只看介面廠自己的認證進度。

8.2 追蹤清單

追蹤指標	為什麼重要
旺矽 Insertion 2 認證結果 (3Q26 / 4Q26)	全球僅兩家有方案，認證過與不過是二元結果，且直接決定其配套探針卡的長期份額
鴻勁 10 月出貨是否如期，以及月出貨量能否從 20~30 台往上修	是唯一有明確月出貨量指引的 CPO 測試設備，可作為整體放量斜率的領先指標
致茂 2H26 CPO 營收是否達 NT\$10 億	第一個把 CPO 測試轉成實際營收的台廠，驗證「訂單→認列」的時間差
晶圓廠是否採購 Insertion 4 測試機	若成立，代表測試左移比預期更早，市場規模與認列時點都要上修（目前兩種口徑並存）
Insertion 3 是否確定拆成 3 / 3.5 兩站	直接決定該站設備與治具需求是一倍還是兩倍
矽品之外是否有第二家封測廠切入	封測端客戶擴散，代表從單一專案走向產業化，測試代工與治具需求同步放大
MT 插芯供給是否緩解	光纖連接器缺料會卡住模組出貨，進而遞延 Insertion 4 的設備需求
對位校準路線收斂到 Golden FAU 或 Self-align	決定量產夾治具的規格與供應商，也決定單顆模組的測試節拍與成本

8.3 風險

- **時程遞延風險最高**：CPO 交換器 2026 年不會有顯著放量，主要出貨落在 2027 之後。多數台廠 2026 年的 CPO 營收貢獻極小，題材與基本面之間有明顯時間差。
- **規格未定導致設備重做**：Insertion 2 / 3 方案未收斂，若客戶架構改版，已投入的設備開發可能需要重來（鴻勁客戶原規劃的單邊光引擎架構因產品改版順延，即為實例）。
- **客戶集中度高**：Insertion 1-2 的買家是少數幾家先進製程晶圓廠，Insertion 3-4 初期集中在單一封測廠與單一終端客戶專案，單一決策就能改變整條鏈的節奏。
- **技術替代**：若可拆式光纖介面與微光學把對位容差放寬得夠多，部分主動對位工序可能被簡化，衝擊以主動對位為核心賣點的設備價值。
- **估值已反映部分預期**：相關台廠 2026 年以來多已大幅重評價，認證里程碑不如預期時的下檔風險相應放大。

資料來源：穎崙科技 CPO 論壇簡報（2026-05-14，圖 1-8）；野村證券半導體測試產業報告（2026-07-24，Insertion 1-4 分段定義、場域劃分與供應商矩陣）；Semiconductor Engineering 封裝測試放量分析（2026-06）；各公司法人說明會、法說逐字稿與券商研究報告（Citi、高盛、摩根士丹利、元大、中信、Aletheia、大和，2026-05 至 2026-08）；產業訪查。

說明：本報告為公開資訊之整理與分析，圖 9 為自行繪製。文中所引市場規模、營收指引與出貨時程均為各來源之估計值或公司指引，非承諾；不

同來源對 Insertion 編號與場域劃分存在口徑差異，文中已標註並列。本報告不構成投資建議。

製作日期：2026-08-24