研究_CPO被動對準玻璃微光學橋接器_珩石Jason_20261009

來源：珩石資本同事 Jason（Notion 作者 ID b80e980b）產業研究長文，2026-10-09。Word 原檔（產業｜被動對準玻璃微光學橋接器.docx）已轉 Markdown，原檔移 backups/20261009_docx_originals/；同內容 PDF 與 docx 內容相同，已移 backups/2026-10-09_inbox_dup/，不進 Raw_data（見 schema_raw_data「Word 原檔規則」）。解讀對象為 Intel 被動對準玻璃微光學橋接器論文（Psaila et al., JLT 42(15), 2024）。

圖片清單（已驗證 2026-10-09）

docx_convert 共抽出 18 張圖（研究_CPO被動對準玻璃微光學橋接器_Jason_20261009_1 至 _18），md 內原有 20 個 <!-- image --> 佔位（數量不符因論文 Fig.1、Fig.2 在文中各引用兩次：先在「技術分析」摘要段落出現一次，後在「論文技術細節」完整小節再出現一次，兩處嵌入同一張圖）。逐張 Read 後與 PDF 原文 Fig. 1–16 及 Jason 自繪兩張圖逐一比對，20 個佔位全數對應成功，無缺漏。

18 張皆為真資料圖，無裝飾／logo／banner／純文字卡混入；嵌入時論文 Fig.1、Fig.2 各重複嵌入兩處（對應原文兩次引用），其餘 16 張各嵌一處，20 個佔位全數對應。

原始內容

產業報告｜CPO 光耦合新路線：Intel 被動對準玻璃微光學橋接器

Oct 9, 2026 · @Jason

本次研究的出發點 :

核心觀點：CPO 已於 2026 年下半年進入量產，下一個瓶頸從「做出光引擎」移到「把光纖便宜、穩定地接上晶片」。本文 Intel 的被動對準玻璃橋接器屬於「免主動對準、可拆式、晶圓級」的光耦合路線，代表的是 2028 年以後的第二代 CPO 封裝方向，而非 2026–2027 年的營收題材。

• 流程優化 ：以玻璃微光學件卡入 PIC 既有光纖 V 槽，取代逐通道主動對準；擴束至約 30 µm，橫向公差放大約 4 倍（1.1 → 4.2 µm @0.25 dB），以便釋放良率。
• 產業位置 ：Intel 已於 ECTC 2026（2026/5）發表後續兩篇論文，把「玻璃耦合器＋可拆式擴束連接器」推向量產設計；Corning 的 GlassBridge 與 Molex（Teramount，已被併購）為競爭對手。
• 時程判斷 ：第一代 CPO（NVIDIA Spectrum-X、Broadcom Bailly／Davisson，皆採台積電 COUPE）仍以 FAU＋主動對準為主；被動對準可拆式介面預估 2027–2028 年隨 1.6T/3.2T 世代導入，Intel 自家玻璃基板＋CPO 預估約 2029–2030 年。
• 技術瓶頸 ：單程 1.32 dB 仍偏高；V 槽濕蝕刻造成的數 µm 垂直偏移、擴束帶來的角度公差收緊、可拆式介面的汙染與重複插拔可靠度，以及「誰來量產」的生態系問題。

下文開始主要是閱讀後的筆記整理與思考，對於原文的筆記與註解將會在後段呈現。

技術分析

Fig. 1 通道玻璃橋接器組裝於 PIC：光自邊緣耦合器射出，經玻璃內彎曲鏡轉為垂直、擴束後向上輸出。

Fig. 2 — 左為傳統 PIC 頂面微透鏡；右為本技術在面內擴束後轉向，高度只取決於鏡面高出 PIC 的部分。

• 差異處 ：同時拿到邊緣耦合的低損耗、寬頻、雙偏振，與垂直耦合的易測試、可做 2D 陣列，且不額外占用高度。
• 製造方法 ：超短脈衝雷射直寫玻璃＋晶圓級蝕刻＋CO₂ 雷射拋光；材料為 CTE 3.25 ppm/K 的硼矽玻璃，與矽匹配。

產業影響

影響集中在 CPO「最後一毫米」：光耦合從客製化、逐顆對準的工站製程，轉向標準化、晶圓級、可拆式的元件，價值鏈從設備商往玻璃微光學與連接器廠移動。

1. CPO 已量產，瓶頸轉向光耦合

• TrendForce（2026/7/27）指出 CPO 已進入量產：NVIDIA 開始向特定夥伴出貨 Spectrum-X CPO 交換器（與台積電共同開發、採 COUPE 封裝），Broadcom 51.2T Bailly 持續出貨；預期 2027–2028 年進入放量期。 TrendForce
• 台積電先進封裝整合處長侯上勇點出 CPO 擴產三大挑戰：晶圓級測試、光纖陣列（FAU）整合、高速光學封裝組裝。 TrendForce

2. 對成本與良率的意義

• 現行 FAU 若在封裝時對歪，整顆晶片報廢，因此必須搭配預測試與主動對準設備。
• SENKO／Aerotech／Santec（2026/1）指出每個 CPO 模組可能需 100 次以上主動對準，單次約 1 秒可達最佳值 0.2 dB 內。 SENKO
• 被動對準把「通光對準工站」換成「取放＋固化」，理論上可沿用一般封裝的 pick-and-place 流程，理論上可降低每埠設備折舊與節拍時間。

3. 可維修性

• 擴束介面放寬公差，是detachable／pluggable連接器的前提；Intel、Corning、Molex 皆往此方向。
• 對資料中心營運而言，光纖端可現場更換，降低 CPO 交換器的維運風險。

4. 對封裝與散熱架構的意義

• 保留邊緣耦合、但改為垂直出光：IC 頂面仍可放散熱方案；光纖可從上方接入，不再受晶片邊長（shoreline）限制，並可走 2D 陣列。
• 與浸沒式冷卻相容（需先做鏡面鍍膜避免影響訊號）。

5. 市場規模

• Yole Group 預估 CPO 模組產值年增 137%，2033 年達 81 億美元（DIGITIMES 2026/1/13 引述）。 DIGITIMES
• 市場預期 2027 年光引擎出貨量達數百萬至數千萬顆，2H26–2027 為關鍵放量期（工商時報 2026/7/25）。 工商時報
• 推論：光引擎數量級放大後，每顆光引擎的光纖對準成本與良率損失將被放大。

誰被取代 ?

本技術替代的是 CPO 內部「光纖如何接上 PIC」的製程與元件，而非取代 CPO 或矽光子本身，2026–2027 年主動對準仍是主流。

• 神聖不可分割的部分 ：雷射光源、光引擎（PIC／EIC）、光纖本身與資料中心布線；V 槽仍需要，只是從放光纖改成放玻璃件。
• 可插拔光模組 ? ：取代可插拔光模組的是 CPO 整體架構，本技術只是讓 CPO 更容易量產、維修，間接加速替代。

跟誰競爭

Corning 與 Molex（Teramount）與Intel都押注被動對準＋可拆式，差異在材料與製造路線。

CPO 光纖對晶片介面技術定位 · 2 軸 × 6 方案

第一代 CPO 停在左下（永久膠合＋主動對準）；各家競逐的是右上象限，Intel 與 Corning 同樣用玻璃、同樣相容 PIC 既有 V 槽，正面對決。

• 競爭關鍵變數 ：誰能先被台積電 COUPE 或 NVIDIA／Broadcom 下一代 CPO 採為標準介面；技術指標以單通道插入損耗、重複插拔損耗變異、單次組裝時間為關鍵。

何時落地

被動對準可拆式介面最早在 2027–2028 年 CPO 放量期進入驗證與小量導入；Intel 自家版本若綁定玻璃基板，則要到約 2029–2030 年。目前無任何公司公布本技術的量產時程。

難處在哪

被動對準的精度要靠上游製程公差來保證：V 槽、玻璃件、膠層任何一項偏差數 µm，損耗就跳升，且無法在組裝時以通光補償。

1. 技術邏輯

2. 量產思考

• 量測為間接法：PIC 只有 loopback，光束直徑由失準靈敏度回推；測試介面本身仍需主動對準。
• 雷射直寫玻璃的產能與成本
• 額外挑戰：重複插拔、灰塵汙染、端面清潔，在擴束系統中對角度與粒子更敏感。

3. 生態系

• 標準未定 ：Intel、Corning、Molex（Teramount）、SENKO、Sumitomo 各有介面方案，尚無統一機械／光學規格，客戶難以多源採購。
• 平台綁定 ：NVIDIA 與 Broadcom 第一代 CPO 均建於台積電 COUPE；Intel 方案若要被採用，需相容於非 Intel 的 PIC 與 V 槽設計。

論文技術細節

一、摘要與關鍵數據

此技術志在解決 CPO 封裝內「低損耗、高良率、低高度」光耦合的三大目標：

擴束放寬公差、被動對準省去主動對準設備、面內擴束壓低高度。

• 問題

  • 封裝內空間受限，需可靠且低損耗的光耦合，才能支撐高良率CPO。
  • 傳統擴束須在 PIC 上加裝大型微光學晶粒，明顯增加組裝總厚度。
  • 微光學晶粒通常需亞微米級精密對準系統放置。

• 解法 ：玻璃微光學橋接器（glass micro-optic bridge），利用 PIC 上既有的機械對準特徵（光纖 V 槽）被動放置。

  • 內含彎曲微反射鏡，使光垂直進出 PIC。
  • 沿用既有低損耗邊緣耦合器（edge coupler），並便於高速光學測試。
  • 橋接器自帶機械對準特徵，組裝流程簡化、公差放寬。

• 成果 ：擴束至約 30 µm；經雙反射鏡潛望鏡（periscope）耦合，平均額外損耗 1.32 dB。 | 指標 | 數值 | 備註 | |-------------|------------------------------------------|-----------------------------| | 通道數 | 16 通道（1D 陣列） | 對應 PIC 上 16 條 V 槽 | | 橋接器尺寸 | 5.2 × 2.5 × 0.5 mm | 組裝後突出 PIC 約 0.35 mm | | 減薄潛力 | 突出 < 100 µm | 組裝後減薄，晶圓級組裝適用 | | 玻璃材料 | 硼矽玻璃，CTE 3.25 ppm/K | 與矽匹配 | | 邊緣耦合器 MFD | 約 7 µm | - | | 設計準直光束直徑 | 35 µm | 橫向／角度公差折衷 | | 實測光束（波導橋接器） | 34.7 × 31.6 µm | 1310 nm、近高斯 | | 擴束大小 | 約 30 µm | 由失準靈敏度間接推估 | | 出光角 | 偏離法線 8° | 抑制未鍍膜面背向反射 | | 拋物面像距 | 189.4 µm | - | | 拋物面尺寸 | X 85 µm × Y 105 µm，Z 深約 105 µm | - | | 鏡面面形殘差 | 最大 51.7 nm（< λ/20 @1310 nm） | 99% 光功率區 53.2 × 73.4 µm 橢圓內 | | 表面粗糙度 Sa | 180 nm → 27 nm | CO₂ 雷射拋光前後 | | 橋接器至耦合器刻面距離 | 目標 14 µm | 以 PIC 機械硬擋止定位 | | 單程額外損耗 | 1.62／1.23／1.13／1.29 dB（#1–#4），平均 1.32 dB | 雙鏡面潛望鏡系統 | | 主要損耗來源 | 垂直（Z）偏移約 2 µm | V 槽濕蝕刻寬度變異所致 |

二、產業背景與耦合技術比較

「面內擴束＋垂直轉向準直」是兼顧低損耗與低高度的最佳路線，因為它能沿用邊緣耦合器，又不需靠垂直高度讓光束發散。

Fig. 1 — 玻璃微光學橋接器組裝於 PIC 上的 3D 渲染圖；16 道光束經橋接器內彎曲微反射鏡垂直向上射出。

1. 產業驅動力

• AI／ML 需求成長，運算硬體效能愈來愈受限於晶片間互連的頻寬與功耗。
• 記憶體頻寬與封裝外 I/O 頻寬的擴充，跟不上運算 IC 的擴充速度。
• 光運算互連（optical compute interconnect）可提供高速、低功耗、低延遲傳輸 [1][2]。
• 光互連的導入挑戰：光學元件的對準與封裝、光電整合、與既有製程的相容性。
• 未來同一封裝內的晶粒對晶粒（die-to-die）光互連架構，上述挑戰尤其嚴峻。
• 封裝內光耦合須同時符合運算 IC 的所有封裝限制與工作環境（散熱、可靠度等）。

2. 面內 vs. 面外耦合

3. 垂直耦合結構比較

4. 對準公差與擴束的必要性

• 多數輸出耦合結構需亞微米對準公差，導致組裝緩慢且昂貴。
• 擴束（expanded beam）可放寬對準公差。
• 光斑或光束直徑變大，也能跨越較長的自由空間傳播距離，降低未導波區段對總損耗預算的貢獻。

5. 既有擴束／準直方案與限制

6. 本文設計思路：面內擴束 → 垂直轉向準直

• 光束先在面內方向發散擴束，再垂直轉向並準直。
• 突出 PIC 表面的材料量少，可做成低矮、緊湊的微光學 [17]。
• 面內擴束本身即可利用邊緣耦合器的面內光斑轉換結構，這在直接面外耦合器上較難實現。
• 保有寬頻與雙偏振的光學效能優勢。

Fig. 2 — 左：傳統微透鏡陣列接合於 PIC 頂面，搭配光柵耦合器，最小高度由擴束所需的自由空間傳播距離決定。右：彎曲微反射鏡方案，搭配邊緣耦合器，最小高度只取決於光學面高出 PIC 頂面的高度。

7. 相容性與定位

• 與光學環氧樹脂、底部填充（underfill）等常規組裝流程相容。
• 鏡面鍍上適當膜層後，可與浸沒式冷卻（immersion cooling）相容。
• 作者定位：本文與前作 [18] 共同展示「玻璃＋雷射直寫」用於矽光子元件低成本、可大量生產組裝方案的能力；本文聚焦單一配置，同技術可延伸到其他型態。

三、微光學橋接器設計（Section II）

橋接器把「對準特徵」與「準直光學面」做在同一片玻璃上，靠 PIC 既有光纖 V 槽定位，因此不需新增 PIC 製程即可被動組裝。

1. 機械對準方式

• 沿用既有 PIC 設計中、原供光纖被動放置與耦合的 V 型槽（V-groove），作為橋接器的機械對準基準。
• 替代方案：在玻璃與矽上另行設計專用機械對準特徵，相較本文結構可能帶來顯著的製造或對準優勢。
• 橋接器晶粒包含三類結構（Fig. 3）：
  • 彎曲微反射鏡（curved micromirror）。
  • 圓柱突起（cylindrical protrusion）：卡入 PIC V 槽完成被動對準。
  • 其他地形特徵：配合既有 PIC 設計，並確保整個組件的膠層（bond line）厚度一致。

    

Fig. 3 — 16 通道玻璃微光學橋接器 3D 渲染，含供與 PIC 嵌合的被動對準特徵（彎曲反射鏡、圓柱突起）。

2. 製程與材料

• 加工技術 ：超短脈衝雷射直寫（ultrashort pulse laser direct writing）。

  • 可在玻璃晶圓內直接以高精度微加工任意 3D 形狀，適合製作與矽 PIC 整合的光耦合元件 [18]。
  • 近年已發展為可量產的穩健工業製造技術 [19]；產能與成本具競爭力，且有明確的產能提升路徑。

• 玻璃材料 ：硼矽玻璃（borosilicate），熱膨脹係數（CTE）3.25 ppm/K，與矽匹配良好。

• 製程流程 ：
  • a. 晶圓級超短脈衝雷射圖案化與蝕刻。
  • b. 切割（singulation）為單顆橋接器晶粒。
  • c. 光學面以 CO₂ 雷射拋光，降低表面粗糙度，達到低損耗所需的光學面品質 [20]。

3. 圓柱突起設計

• 外形模仿傳統光纖，但尺寸設計成只有最外側兩個突起實際接觸 PIC。
• 目的：降低機械過度約束（over-constraint）、減少位置變異，並降低 PIC 與玻璃之間粒子汙染的敏感度。

4. 低高度潛力

• 組裝後橋接器頂面為平面；光束準直僅由玻璃底側的單一微光學面完成。
• 因此可在組裝後減薄，晶圓級組裝時尤其適用；可使玻璃突出 PIC 表面 < 100 µm，且不影響光學功能。

5. 陣列配置

• 本文為 1D 陣列，對應每條 V 槽末端邊緣耦合器的間距與配置。
• 雷射製程彈性高，鏡面可排成 2D 陣列以提升 shoreline 密度，也可對應更小的邊緣耦合器間距。

6. 光路與鏡面操作

• 光自邊緣耦合器射出，沿 Y 軸在自由空間發散擴束，再由彎曲微反射鏡轉向並準直（Fig. 4）。
• PIC 上的溝槽（trench）主要供光學探針測試使用，並非彎曲鏡運作所必需。
• 本文鏡面未鍍膜，以全內反射（TIR）運作。
• 可選鍍膜：以濺鍍或電子束蒸鍍做金屬或介電質鍍膜，可在晶圓級、切割前完成 [21]。
  • 好處：保護反射面免受環境影響，降低汙染造成的效能劣化。
  • 允許環氧樹脂或浸沒式冷卻液直接接觸曲面。

Fig. 4 — 玻璃微光學準直器內光路的近距剖面 3D 渲染：PIC 波導與光斑轉換器 → 自由空間擴束 → 彎曲鏡轉向並準直；圖中標示 V 槽與測試用溝槽。

7. 光束直徑的取捨

• 光束直徑愈大，橫向對準公差愈寬鬆。
• 但光學系統數值孔徑（NA）隨之下降，使俯仰（pitch）與偏擺（yaw）角度公差變小。
• 以高斯光束耦合模型計算橫向與角度失準造成的額外損耗（Fig. 5），選定 35 µm 目標光束直徑，平衡橫向公差放寬與可達到的角度對準。

Fig. 5 — X-Y 平面橫向失準（左）與角度失準（右）造成的額外損耗計算，光束直徑 9.2 µm（等同未擴束 G.652 單模光纖於 1310 nm 的 MFD）、25、35、45 µm。

• 讀圖重點：35 µm 光束相較未擴束光纖，橫向公差放大約 3.8 倍（1.1 → 4.2 µm），代價是角度公差明顯收緊。

8. 光學面設計參數（Ansys Zemax）

• 設計輸入：目標光束直徑、數值孔徑、邊緣耦合器的標稱出光角，以及目標光束相對 X-Y 平面的角度。
• 出光角取偏離法線 8°，以抑制未鍍膜光學面的背向反射。
• 拋物面像距（image distance）189.4 µm，將 MFD 約 7 µm 的邊緣耦合器輸出準直為直徑約 35 µm 的光束。
• 拋物面尺寸：X 方向直徑 85 µm、Y 方向 105 µm，Z 方向總深約 105 µm。

四、元件製作與鏡面品質（Section III-1）

16 通道橋接器的鏡面面形殘差最大 51.7 nm（< λ/20 @1310 nm），拋光後粗糙度 Sa 27 nm，顯示雷射直寫＋CO₂ 雷射拋光可達光學級面形精度。

1. 元件尺寸

• 製作 16 通道微光學橋接器，含拋物面光學面。
• 橋接器尺寸 5.2 × 2.5 × 0.5 mm；組裝後突出 PIC 表面約 0.35 mm（Fig. 6，依比例繪製；圖中橋接器寬 2.55 mm 標註）。
• Fig. 7 為橋接器底側照片，可見微反射鏡與圓柱突起。

Fig. 6 — 微光學橋接器組裝於 PIC 的剖面圖（依比例）：橋接器總厚 0.5 mm、突出 PIC 表面 0.35 mm。

Fig. 7 — 製作完成的微光學橋接器底側照片，標示彎曲鏡與圓柱突起；比例尺 1 mm。

2. 鏡面量測方法

• 儀器：Zygo Nexview NX2 光學輪廓儀。
• 架設：橋接器傾斜 45° 放置，使鏡面中心正對量測光束。
• 分析：量得的點雲資料與設計拋物面相減，得到設計對製造（design-to-manufacturing）的殘差。

3. 量測結果

• 註：Fig. 8 的 Y 軸定義在鏡面平面內，因此相對橋接器的 X-Y 平面有旋轉。
• 由圖可見較大殘差（色階偏紅或深藍）集中於 99% 光功率區之外的鏡面邊緣。

Fig. 8 — 單一微反射鏡面形殘差分布；紅虛線為 1/e² 光束直徑輪廓，白虛線為涵蓋 99% 光功率的區域邊界；色階單位 nm。

五、組裝流程（Section III-2）

4 顆橋接器以「下壓入 V 槽＋前推頂住硬擋止」完成被動對準，再以 UV 固化，全程不需光學主動對準。

1. 樣品與設備

• 樣品：4 顆微光學橋接器，分別組裝於含 16 條 V 槽的 PIC；PIC 上為 8 對相鄰通道的 loopback 波導。
• 設備：手動操作的馬達化組裝工具（自製），含六軸運動平台，以及附垂直力感測器的真空吸頭。

2. 組裝步驟

1. 以真空吸頭拾取橋接器，放入 PIC 的 V 槽。
2. 向前（Y 方向）移動，頂住 PIC 上的機械硬擋止（hard-stop），使橋接器到邊緣耦合器刻面達約 14 µm 的目標距離。
3. 被動對準：將玻璃橋接器向下壓入 V 槽；玻璃可在真空吸頭上側向滑動，自行對位。
4. 解除真空，UV 固化。

Fig. 9 — 微光學橋接器組裝至 PIC 過程的側視圖（尚未施加 IME）；箭頭示意下壓與前推方向。

3. 折射率匹配膠（IME）

• 材料：Norland NOA 148，折射率 1.48。
• 施加於邊緣耦合器與玻璃橋接器之間的界面。
• 須避免 IME 流入空腔並沾到光學面，以維持全內反射運作。

4. 組裝成品

• Fig. 10 為組裝後俯視照片；插圖透過橋接器頂部，可看到 PIC 邊緣耦合器（波導）與微反射鏡的特寫。

Fig. 10 — 微光學橋接器組裝於 PIC 後的俯視照片；右側插圖為 PIC 波導與鏡面特寫。

六、光學量測方法與損耗結果（Section III-3、III-4）

4 組組裝的單程額外損耗平均分別為 1.62、1.23、1.13、1.29 dB，整體平均 1.32 dB；此值為「兩顆鏡面串接的潛望鏡系統」單程損耗，並非單一橋接器的損耗。

1. 量測限制與替代方案

• 限制：PIC 只有 loopback 波導，無法逐通道獨立量測，也無法直接量測橋接器射出的光束輪廓。
• 替代方案：另製一顆含彎曲微反射鏡的玻璃「波導橋接器」作為測試介面。
  • 波導以超短脈衝雷射直寫製作，1/e² MFD 約 6.5 µm。
  • 鏡面與微光學橋接器採相同光學設計；兩者組合成 1:1 成像倍率的潛望鏡（periscope）。
  • 平面玻璃面未鍍抗反射膜；可於晶圓級、切割前輕易加鍍。

Fig. 11 — 以含彎曲微反射鏡的玻璃波導橋接器進行測試的架構；插圖為測試時的潛望鏡光路。

2. 波導橋接器光束輪廓

• 以校正過的紅外線成像系統量測 1310 nm 準直光束。
• 光束直徑 34.7 × 31.6 µm（X × Y，1/e²），近高斯分布，與 35 µm 設計值相符。

Fig. 12 — 波導橋接器自由空間光束的正規化強度分布；藍線為高斯擬合，線圖標示 1/e² 光束直徑 34.7 µm（X）與 31.6 µm（Y）。

3. 量測對準與光路

• 光由光纖陣列 → 波導橋接器 → 微光學橋接器 → PIC，經 PIC loopback 回到相鄰通道，再依原路經兩顆橋接器與相鄰光纖輸出（Fig. 13）。
• PIC 組件固定；波導橋接器以六軸馬達化對準系統對微光學橋接器做主動對準，以取得並量測最大傳輸訊號。
• 注意：只有「測試介面」採主動對準；微光學橋接器對 PIC 為被動對準。

Fig. 13 — 測試光路示意：標示波導橋接器損耗、潛望鏡區段，以及 PIC 內 loopback 損耗的切分範圍。

4. 單程額外損耗的計算

L_{\text{single}} = \frac{IL_{\text{loopback}}}{2} - 0.5 - 0.3 - 1.5\ \text{(dB)}

• 依此反推，平均 1.32 dB 對應的完整 loopback 插入損耗約 2 × (1.32 + 2.3) ≈ 7.2 dB（本文件推算，論文未直接列出）。

5. 結果（Fig. 14）

Fig. 14 — 四組組裝經潛望鏡系統的單程額外損耗盒鬚圖。

七、損耗來源分析（Section III-5）

光束大小變異只能解釋一部分損耗；作者判定約 2 µm 的垂直（Z）偏移造成準直光束角度偏差，是額外損耗的主要來源，且屬可透過設計補償的系統性問題。

1. 光束大小變異（Fig. 15）

• 方法：刻意讓波導橋接器與微光學橋接器之間失準，以馬達平台編碼器位置回授，量測訊號下降 0.25 dB 時的位移，間接推估微光學橋接器射出光束的直徑。
• 因 loopback 同時涉及輸入與輸出兩通道，訊號衰減比單通道更陡。
• Fig. 15 右軸：以高斯耦合模型（代入實測波導橋接器光束直徑）換算 0.25 dB 衰減點對應的等效光束直徑（20–45 µm 參考線）。
• 讀圖：X 方向 0.25 dB 衰減點約 2.5–2.7 µm，四組一致；Y 方向分散較大（約 2.2–3.5 µm），#2 最寬、#4 最分散。

• 光束大小變異造成的損耗貢獻上限： | 組裝 | 平均單程額外損耗 | 光束大小變異貢獻上限 | 未解釋部分（本文件推算） | |------|------------|--------------|----------------| | #1 | 1.62 dB | 0.5 dB | 約 1.1 dB | | #2 | 1.23 dB | 0.6 dB | 約 0.6 dB | | #3 | 1.13 dB | 0.1 dB | 約 1.0 dB | | #4 | 1.29 dB | 1.0 dB | 約 0.3 dB |

• 變異成因：邊緣耦合器在垂直（Z）方向的數值孔徑較水平（X）方向難控制；另有間接量測方法的誤差。

• 結論：光束大小變異無法解釋大部分額外損耗。

Fig. 15 — 在波導橋接器／微光學橋接器界面刻意失準所得的 0.25 dB 衰減點（藍：X，紅：Y）；右軸為換算的等效光束直徑。

2. 橋接器對 PIC 的對準誤差（主因）

• 垂直（Z）方向 ：V 槽以濕蝕刻製作，寬度變異會讓固定半徑的卡入特徵（光纖或圓柱突起）產生深度偏移；依製程流程與蝕刻條件，可達數 µm。
• 縱向（Y）方向 ：來自放置誤差，或 PIC 機械硬擋止本身的變異。

3. Zemax 模擬（Fig. 16）

• Fig. 16(a)：在縱向偏移 0、−10、−15 µm 下，模擬垂直偏移（−6 至 +4 µm）與光束角度偏差的關係。

  • 垂直偏移主要造成準直光束的角度偏差，兩者近似線性（讀圖：0 µm 縱向偏移時，每 µm 垂直偏移約 0.25°）。
  • 縱向偏移使整條曲線平移（−15 µm 時約 +0.35°），即角度偏差亦明顯受縱向對準影響。

• Fig. 16(b)：角度偏差換算單程額外損耗，呈拋物線，最小值約 0.1–0.2 dB；圖中虛線為實驗量測的下界（約 0.7 dB）與上界（約 2.2 dB）。

• 推論：約 2 µm 的垂直偏移，或約 15 µm 的縱向偏移，即足以造成剩餘的損耗。
• 判定：組裝時橋接器已推抵靠近耦合器刻面的硬擋止，縱向偏移應遠小於 15 µm，因此垂直偏移最可能是大部分額外損耗的來源。

Fig. 16 — (a) 三種縱向偏移下，光束角度偏差對垂直失準的關係；(b) 單程額外損耗對光束角度偏差的關係，虛線為實驗上下界。

4. 改善方向

• 若垂直偏移屬系統性：調整鏡面 Z 軸中心相對圓柱突起的位置（簡單的設計偏置 biasing）即可補償。
• 若為縱向偏移：改善橋接器的縱向定位。

八、結論與產業觀點

論文證明玻璃微光學橋接器可用既有邊緣耦合 PIC 實現被動對準的擴束垂直耦合；對產業而言，關鍵價值在於把 CPO 光耦合從「逐顆主動對準」推向「晶圓級被動組裝」。

1. 論文結論（原文要點）

• 玻璃微光學橋接器使既有邊緣耦合 PIC 實現擴束垂直耦合。
• 橋接器對矽 PIC 為被動對準，支援低成本、大量、晶圓級的低高度準直微光學組裝。
• 邊緣耦合器光束擴至約 30 µm。
• 經兩個彎曲微反射鏡（潛望鏡配置）耦合進波導橋接器，平均額外損耗 1.32 dB。

3. 主要參考文獻（摘自原文）

資料來源：N. Psaila, Z. Chaboyer, J. Macdonald, P. Tadayon, JLT 42(15), 5223–5230, 2024 。所有圖片取自原論文 Fig. 1–16。

資料來源

• TrendForce：CPO 進入量產（2026/7/27）
• TrendForce：台積電 COUPE 2026 量產、Samsung 2029 CPO（2026/4/1）
• StorageReview：Broadcom TH6-Davisson（2025/10/8）
• IndexBox：Intel Foundry 於 ECTC 2026（2026/6/5）
• LightCounting：ECTC 2026 PIC 封裝（2026/6）
• Wccftech：Intel 玻璃基板＋CPO 原型（2026/5/20）
• GlobalFoundries／Corning 新聞稿（2025/9/29）
• Cabling Install：Corning 與 NVIDIA 合作（2025/3/19）
• Molex 收購 Teramount（2026/6/11）
• SENKO／Aerotech／Santec PICAlign（2026/1/13）
• SemiVision：Sumitomo 高容差光學 I/O（2025/6/9）
• DIGITIMES：Yole CPO 預估（2026/1/13）
• 工商時報：CPO 台廠供應鏈（2026/7/25）
• 玉山投顧：FAU 設備產業（2026/3/24）
• 鉅亨網：上詮 FAU（2024/12/13）
• 富果：鈦昇法說摘要（2026/7/7）
• Psaila et al., JLT 42(15), 2024