研究_SEMICON2026_先進封裝測試為主軸_元大_20260903

PDF 原檔：研究_SEMICON2026_先進封裝測試為主軸_元大_20260903_original.pdf

原始內容

SEMICON Taiwan 2026

先進封裝 / 測試仍為主軸，邏輯 / 記憶體 / 封裝皆加速朝 3D 堆疊發展

報告內文個股資訊

林凱威

Wayne.KW.Lin@Yuanta.com

陳娟娟

Chuanchuan.Chen@yuanta.com

李秉睿

pinjui.lee@yuanta.com

王懷綺

Becky.HQ.Wang@yuanta.com

陳幸宏

OnielChen@yuanta.com

元大觀點

• ⧫ 2026 年 Semicon 延續以先進封測為中心的基調。異質整合將是補足差 距的關鍵，顯示先進封裝的地位從「後段製程」躍升為「系統整合」 。
• 邏輯 / 記憶體 / 封裝皆加速朝 3D 堆疊發展， HPC 晶片供應鏈的協同設計 為 3DIC 、 FOPLP 發展趨勢，記憶體亦由 2.5D 朝向 3D 堆疊演進。
• ⧫ 先進製程擴產推動耗材需求上升，有利廠務、特氣及製程耗材相關台廠 規格與內容價值升級。

先進封裝為補足算力的關鍵，技術發展開始著重在 3D 堆疊

2026 年 Semicon 延續 2025 年以先進封裝及測試為中心的基調。先進製程 方面，台積電維持 4 月技術論壇的製程藍圖， 2029 年推出 A14 的升級版 A12/A13 ，先進封裝部分，單靠製程已難以突破摩爾定律下電晶體密度的提 升瓶頸，異質整合將是補足差距的關鍵，顯示先進封裝的地位從「後段製程」 躍升為「系統整合」。 IC Forum 的其他講者除了展示其最先進製程技術外， 多數講者談論到的共同重點為邏輯、記憶體、封裝的 3D 堆疊，相關設備、 耗材廠皆推出相關技術或新產品，如電漿蝕刻設備、 ALD 技術、 CMP 等。

HPC 晶片供應鏈的協同設計為 3DIC 、 FOPLP 發展趨勢

FOPLP 技術論壇主要聚焦在圓型 / 方型面板製程轉換的製程瓶頸。未來增加 更多 die to die IO 、 HBM 容量、以及光引擎 (OE) 以提升資料中心硬體使用效 率的趨勢將持續驅動 AI/HPC 應用晶片尺寸放大。 SoIC 透過堆疊能在有限的 封裝空間中增加運算單元密度、提升晶片內互聯 IO 密度、以及晶片內部傳 輸距離，大幅提升單位能量下能產生的算力。

記憶體邁向 3D 堆疊為趨勢， NAND 於 AI 重要性亦漸提升

在 AI Inference 、 Agentic AI 驅動下，系統硬體瓶頸由算力限制進一步演進 至記憶體頻寬、容量與數據傳輸能耗所構成的記憶體牆限制，推動業界決策 指標從傳統 TCO 、最小化成本目標轉向 TVO(Total Value of Ownership) 、 關注 Tokens/$ 、 Tokens/W 的策略性投資趨勢。為跨越記憶體牆瓶頸，產業 正加速由目前 HBM 採用的中介層傳統 2.5D 封裝邁向 3D 垂直堆疊架構。

製程節點逐步提升下，推動台灣耗材廠內容價值上升

儘管晶圓前段設備主要集中在日美領導業者，但在製程節點逐步提升下，台 灣耗材與設備廠商將有所受惠： 1) 先進光阻與前段材料：新應材 (4749 TT ； 買進 ) ； 2) CCL 與先進封裝材料：昱鐳應材 (7932 TT ；未評等 ) ； 3) 晶圓研磨 與切割特殊膠帶：新寶紘 ( 未上市 ) ； 4) 石英布與高階封裝材料代理：崇越 (5434 TT ；買進 ) ； 5) 特殊氣體與先進封裝設備：帆宣 (6196 TT ；買進 ) 。

Production

High-End

(Premium Mobile,

Data Center Server,

Al Accelerator,

Gaming, Networking,

ADAS)

Mainstream

(Mid-to-Low-End

Mobile, Consumer,

CPO

Base Station)

EIC

PIC

2021

N5P

N7A

N6

2022

SmIC

Unleash Innovation

先進封裝為補足算力的關鍵，製程及封裝技術發展開始著重 3D 堆疊

Logic 3D

2023

2024

2025

Memory 3D

2026

2027

2028

2029

2026 年 Semicon 延續 2025 年以先進封裝及測試為中心的基調。先進製程方面，台積電維持 4 月 技術論壇的製程藍圖， 2029 年推出 A14 的升級版 A12/A13 ，其中 A12 為搭配晶背供電的版本。先 進封裝部分，台積電在 Semicon 的 IC Forum 中提到單靠製程已難以突破摩爾定律下電晶體密度的 提升瓶頸，異質整合將是補足差距的關鍵，先進封裝的地位從「後段製程」躍升為「系統整合」。

HBM

圖 1 ：台積電先進製程路線圖推進到 2029 年 A12/A13

Carrier SI

資料來源：公司資料、元大投顧

IC Forum 的其他講者除了展示其最先進製程技術外，多數講者談論到的共同重點為邏輯、記憶體、 封裝的 3D 堆疊。在製程微縮方面， ASM 提出 Logic 3D GAA 與 Memory 3D 6F² 等先進技術，以因 應封裝架構需要額外增加 ALD 與 CVD 薄膜層數，可在晶圓上數兆個高深寬比 (HAR) 結構中均勻沉 積 1nm 的 ALD 薄膜； Lam Research 推出 4F2/3D DRAM 及 CFET 3D 蝕刻設備 Akara ，採用電漿 蝕刻技術形成複雜的 3D 結構，以達到更高深寬比。

圖 2 ： ASM 推出新一代 ALD 技術

資料來源：公司資料、元大投顧

HBM

thytrid bonded)

HPC 晶片供應鏈的協同設計為 3DIC 、 FOPLP 發展趨勢

此次面板級封裝在 Semicon FOPLP 技術論壇主要聚焦在圓型 / 方型面板製程轉換的製程瓶頸。未來 增加更多 die to die IO 、 HBM 容量、以及光引擎 (OE) 以提升資料中心硬體使用效率的趨勢將持續 驅動 AI/HPC 應用晶片尺寸放大。然目前面板級封裝技術仍面臨 4 大瓶頸，包含 1) 方型材料的塗 佈均一性、 2) 長短邊造成的邊緣應力崩裂、 3) 翹曲造成的製程誤差、 4) 大尺寸面板與異質整合的 製程精度控制；同時客戶新產品的 NPI 時間縮短至 8-9 個月，將持續推進設備商以及封裝製程廠商 加速發展 PLP 技術。此次論壇， OSAT 廠商也各自提出製程優化的方案，其中力成主要透過增加 站點間的 AOI 以及材料挑選，而日月光則提出利用優化後的狹縫式塗佈以及雷射顯影的方式提升大 面積製程的量率。目前面板級封裝量產產線已進入 mini line 提升量產前良率階段，預期 2H27 量產 設備規格將確定並在 1H28 大量出貨，產品大量產出則預計在 2H28-1H29 實現。

3DIC 大會專注在提供更多封裝產業準則並且呼籲 3DIC 上下游供應鏈合作，以維持高階封裝製程 的良率，幫助客戶實現 AI/HPC 產品規格升級的快速迭代。 SoIC 透過堆疊能在有限的封裝空間中 增加運算單元密度、提升晶片內互聯 IO 密度、以及晶片內部傳輸距離，大幅提升單位能量下能產 生的算力。在封裝段晶圓廠也能透過挑選、鍵合不同等級的晶片提升最終晶片的品質穩定性以及產 出率。雖然 3DIC 連接處的散熱以及晶片垂直堆疊在大尺寸晶片上的製程精度仍是一大挑戰，但隨 著更穩定的 CMP 、更多的 AOI 站點、以及鍵合前的表面處理。目前第二代的 SoIC 技術已較第一 代大幅縮短 75% 的量產前準備時間且 6μm 鍵合密度的量產產率已經提升至 >98% 的水平。 3DIC 聯 盟也預計在未來 3 年透過 3 大面向持續提升封裝製程的演進速度以及良率，其中包含 1) 對現有先進 封裝設備供應商的自動化系統進行標準化、 2) 與上下游供應商在前期共同研發新材料與設備並設定 驗證準則、 3) 提供統一的檢量測標準，以利未來檢量測設備的大規模量產及部屬。客戶方面 AMD 因 SoIC 在運算效能、節能、以及晶片一致性的優勢下已在 2024 年開始運用在 MI 系列 GPU 產品 以及未來的 Server CPU 產品，預期未來在 NV GPU/TPU 下一代產品也將導入 SoIC 製程。

© WinWay

HyperSocket™

先進封裝複雜度提升持續帶動測試設備與耗材需求成長

旺矽

旺矽此次延續去年展出矽光子測試機台的規格，目前 Insertion 2 仍在驗證階段中， Insertion 3 則在 4Q26 開始陸續出貨實驗機予多個終端客戶。目前 Insertion1/2/3 機台的共同難點仍在長時間測試 的機台震動控制，業界主流解決方案為透過廠房防震設計、機台重量分配設計、以及氣動元件進行 被動防震。主動防震則透過旺矽自研的自動化平台以及六軸對位模組完成。預期 Insertion 3 因 OE 在不同製程階段的 IO 密度不同因此將同時並存採 probe card 的 Die level 以及 socket 的 Package level 方案。目前 Insertion 2/3 主要競爭對手為 Ficontec 以及致茂。

精測

精測此次展出新產品包括 45000 針的 2 Die MEMS 探針卡以及 Burn in Board 。其中預燒爐主要合 作廠商亦展出新一代液冷預燒爐設備，目前在兩大客戶的挹注下，設備 lead time 已延長至一年， 因此正在規劃亞洲區的產能擴充。預期精測 BIB 業務將隨合作廠商高階設備出貨在 2027 年迎來高 速成長，達營收約 20% 。同時，有機會斬獲車用客戶外另一 ASIC 設計服務客戶的整卡訂單，有利 公司維持在 50-55%GM 指引區間的中上緣。

穎崴

穎崴此次展出下一世代 hyper socket 產品仍主要鎖定超過 100*100mm^2 的大尺寸晶片應用。此外， 公司也首次展出運用於主要客戶 AI 周邊晶片的探針卡。目前預估公司在既有台係 ASIC 客戶以及主 要 GPU 客戶的份額在產能持續提升下仍能維持穩定，韓國對手主要市場則落在北美 ASIC/CPU 供 應商以及部分的 GPU 客戶。探針卡業務方面在導入更多自動化設備以及學習曲線提升下，預計亦 將能回到主要供應商地位。

圖 3 ：穎崴 HyperSocket 內部結構

資料來源：公司資料、元大投顧

圖 4 ：穎崴有完整測試座產品線

資料來源：公司資料、元大投顧

CRO TEST SOLUTION

Optical-Electrical Co-Testing Solution

Optics Alignment Active Thermal Contrel & High-Throughput Testing

OPTICAL ALIGNMENT

• Coupling Time < 10s

• Active Aignment « 1jm /Passive Aignment < 50um

ACTIVE THERMAL CONTROL

• Up to 6000W|

• Muti Zone Temperature Control

OPTICAL & ELECTRICAL CO-TESTING

HIGH-THROUGHPUT TESTING

Singie / Muli Site Configurations

Scalable FAU Alignment System

CPO TEST INSERTION for Die / Package Level Test

鴻勁

Test Sel

鴻勁此次展出大尺寸機台，較既有設備的升級主要發生在晶片進出機台的準備區域設計以及軌道的 設計。預期隨大尺寸晶片在 2028 年大量推出， OSAT 提升大尺寸機台的購買比例下，將成為公司 未來兩年出貨產品規格升級的主要動能。此外公司亦在展場公佈 CPO 機台目前的技術規格，其中 現階段 insertion 4 光電同測的機台在 FAU 設計以及機台對位技術的提升下，單面 FAU 被動對位的 時間已降低至 <10 秒。預期在單位時間產出已大幅提升下，將有利於公司 4Q26 通過客戶驗證並取 得量產訂單。

圖 5 ：鴻勁大尺寸機台

資料來源：公司資料、元大投顧

致茂

致茂此次展出公司主要產品之一 SLT 的縮小版模型，其機台架構主要由上下料平台 / 待測物移動手 臂 / 測試櫃 / 機台控制模組組成。公司認為其 SLT 設備的核心優勢仍主要集中在長時間測試的溫度控 制系統以及機台韌體的設計。預期在更多 AI 周邊晶片如 CPU 、 LPU 、以及共同封裝的網通晶片將 成為複雜資料中心的重要角色下將會帶動更多 GPU/ASIC 外的 SLT 測試需求。

萬潤

萬潤此次展出結合公司點膠控制、對位軟硬體技術、 AOI 檢測、以及光學測試設備能力的 CPO 耦 合機台。 FAU 耦合流程為 1) FAU 的進料 AOI 外觀檢查、 2) 篩選好的 FAU 並放置在 Chuck 上 、 3) 把 FAU 夾取到晶片上的 oe 或是單顆 oe die 上用六軸對位模組做 insertion loss 檢測、 4) 定位完成 後將 FAU 移回到點膠台點膠、 5) 最後再到 oe 上定位點進行 FAU 貼合及 UV 固化。目前 FAU 在 Switch 晶片上的 OE 或是 OE Die 上的耦合流程差異不大，且因採用主動對位方案在耦合上仍需花 費一定時間完成並同時建置足夠的設備滿足客戶產出。公司機台的自動化系統能較好的與 OSAT 廠 商相容，相較於國外的廠商 ADST 以及 MRSI 仍具優勢。

圖 6 ：鴻勁 CPO 測試解決方案

資料來源：公司資料、元大投顧

Energy Capacty

Regular SSD

Cost

Latency

Near

High-density, High-Bandwidth

Large Grain (Page=16KB; 4KB gain)|

Main memory

Cold

TLC/QLC + pSLC

DRAM

Expansion memory

Read Latency: -50usec for pSLC;

• 100us for TLC/QLO

DR

High-bandwidth memory

Micron HBMA, HBM3E, GODR

Balanced main memory

High-IOPS (>100M per SSD)

Micron MRDIMM, DOR, high-cap DIMM,

LPOOR, SOCAMM

記憶體由 2.5D 邁向 3D 堆疊為趨勢， NAND 於 AI 重要性亦漸提升

Micron CZ122 (CXZ™), Emerging Memory

Read Latency: <=Susec for fast SLC

Local SSO data cache

Planar DRAM

ASIC

DR

DR

Controller/CPU-initiated

Base

DRAM Bit Density (log-scale)

10000

Applications: (1) General-purpose

SSD; (2) Capacity-focused; Coarse

Networked data lakes

3D CMOS

Package

Grain; (3) K/V cache offload for LLM

Conventional NAND design

~3pJ/bit

本次 SEMICON 記憶體高峰論壇可見多家國際大廠皆強調在 AI Inference 、 Agentic AI 驅動下，系 統硬體瓶頸已由算力限制進一步演進至記憶體頻寬、容量與數據傳輸能耗所構成的記憶體牆限制， 推動業界決策指標從傳統的 TCO 、最小化成本目標轉化為 TVO(Total Value of Ownership) 、關注 Tokens/$ 、 Tokens/W 的策略性投資趨勢。 database (RAG); (4) Predictive Al

為跨越記憶體牆瓶頸，整體產業正加速由目前 HBM 採用的中介層傳統 2.5D 封裝邁向 3D 垂直堆疊 架構，如 Samsung 提出以 CUBE 策略 (Capacity 、 Utilization 、 Bandwidth 、 Efficiency) 推進 3D 架 構，相關產品如 zHBM 預計相較 HBM4E 每 GPU 效能提升 8 倍、每瓦效能提升 3 倍、熱阻降低 75-90% ，以及如 zNAND-O 亦採 3D 堆疊架構，相關技術則如透過晶圓鍵合 (WoW Bonding) 、混合 銅鍵合 (Hybrid Copper Bonding) 顯著提高矽穿孔密度、降低熱阻，使每位元傳輸功耗驟降。

此外， AI Inference 趨勢帶動 KV Cache 容量需求大幅增長、 GPU HBM 容量有限下， NAND Flash 也從被動儲存升級為 AI Token 工廠中的重要角色，多家廠商著重說明如 high-IOPS SSDs 、 HBF(Sandisk 將於 2027 年推出樣品 ) 等相關 NAND 產品。整體而言，本次論壇強調 AI 趨勢下各階 層記憶體如 SRAM 、 HBM 、 DRAM 、 NAND Flash 、 CXL 的協同關係，顯示記憶體廠從單純零組件 供應商轉型為系統層級共同架構設計夥伴的必然趨勢。

圖 7 ： 2.5D vs. 3D DRAM 堆疊比較

資料來源：公司資料、元大投顧

圖 9 ： AI SSD 發展趨勢

資料來源：公司資料、元大投顧

圖 8 ： 3D 堆疊發展趨勢

資料來源：公司資料、元大投顧

圖 10 ： AI 資料中心記憶體階層示意圖

資料來源：公司資料、元大投顧

Fast local storage

Tool/Pipe Cleaner

Bottom Anti-Reflective Coating

• Ani-Reflective BARC

Optimized cleaning chemistry combining swelling ogents and

Supprenes slanding waves and substrate dispersing media for superior removal of photoresist residues.

• Removes organic PR and BARC.

«fecions to minimize pattern distortion and

• Minimizes solvent shock.

notching during lithography. Delivers

Improved depth of focus (DOF), pattern

• Reduces cleaning time and chemical consumption.

C) NE AEMC JARG

Melly, and Nigh resolution patterning.

• Anti-Fich BARC

Edge Bead Removal (EBR)

Advanced edge bead removal for improved edge profile and process stability.

hovides on eich-resistant protection layer

• Suppresses edge bead formation (Hump-Free).

ding dry and wet etching to safeguard

• Reduces edge defects for higher yield.

undertying metol and device structures.

• Excellent compatible with photoresists.

Mimizes pottern distortion and improves

• Sop. / Honorization BARC

cillical deenion (CD) conhol.

Photoresist Stripper end dry tich petermonce.

Optimized alkaline chemistry, proprietory additives for holdes excellent gop-filing capability to

efficient photoresist removal.

tom volt-tree costings over complex

• Removes crosslinked photoresists.

kongophy. Defirens wipeic planarization

• Minimizes metal corrosion.

• Reduces cleaning time.

ESUNGERNA

先進製程與高階封裝產能擴張，持續帶動廠務、特氣及製程耗材規格 升級與在地化

新應材

新應材 (4749 TT ；買進 ) 本次展覽主要聚焦半導體前段材料自主化、先進光阻開發，以及透過轉投 資公司擴大先進封裝材料布局。公司表示目前逾 95% 半導體材料營收來自前段製程，研發資源亦 以晶圓前段為核心，主要考量前段材料雖需 3-5 年開發及認證，但產品生命週期可長達 10-20 年 以上，相較先進封裝材料迭代速度較快，具有較佳研發資源投入效益。先進光阻部分， KrF 光阻已 於客戶端曝光機進行驗證，圖形規格已達客戶主要目標，惟部分細部參數仍待持續調整； ArF 光阻 亦已於客戶曝光設備完成實際曝光，單次曝光可形成約 60 奈米線寬，且目前觀察線型筆直、無圖 形倒塌及黏連等問題，顯示初步曝光結果符合客戶要求，後續仍須進一步完成製程參數與量產認證。 產能布局方面，公司持續擴充高雄基地，高雄二期預計 2Q-3Q27 進入客戶認證，原規劃約 2030 年達滿載，後續並規劃高雄三期，以支應先進製程材料持續放量需求。

圖 11 ：新應材半導體先進製程布局

資料來源：公司資料、元大投顧

昱鐳應材

昱鐳應材 (7932 TT ；未評等 ) ，為新應材之轉投資，材料布局涵蓋 CCL 、 TGV 、 Wafer Sealing 、 CPO 、 Underfill ，目前以 CCL 為主要營收來源，新材料則持續進行客戶驗證，營運呈堆疊式逐漸 成長。 1 ） CCL ： M7-M8.5 以 PPO 系材料為主，目前主要供應台灣 CCL 龍頭廠，而 M9 以上有望 轉向碳氫樹脂，持續與客戶驗證開發中； 2 ） TGV/Wafer Sealing ：公司認為產品成熟度已高，主要 等待終端客戶導入，其中 TGV 單價顯著高於 CCL ( 以克計價 ) ，而 Wafer Sealing 材料主要用於 Wafer-on-wafer 先進製程，可降低晶圓堆疊因 CTE 差異造成的裂片風險； 3 ） CPO 、 Underfill ：目 前仍處早期開發階段，需配合客戶製程進行客製化設計。公司展望 2027 年整體產能有望持續提升， 短中期 CCL 材料受惠於 AI 需求強勁帶動，中長期 TGV/CPO 等有望挹注營運動能。

圖 12 ：新應材半導體先進製程布局 ( 續 )

資料來源：公司資料、元大投顧

VE

MATERIAL SOLUTIONS

CCL

Copper clad laminate

• Low Dielectric Loss

• High Reliability

• Excellent Dimensional Stability

Applications

5G/6G Infrastructure

圖 13 ：昱鐳產品 Pipeline

• Ultra-fine pitch

(K z: 2.5 W/m-K)

• High thermal conductivity

• Superior refiability

Applications

Al Servers, PCB,

3D Packaging

Flip Chip, SiP, 2.5D /

POWERING NEXT-GENERATION APPLICATIONS

Al

SERVERS

HIGH-SPEED

NETWORKING

INNOVATION :

TGV

Advanced Packaging

資料來源：公司資料、元大投顧

新寶紘

新寶紘（未上市），為南寶、新應材、信紘科共同出資，公司承接膜立既有的半導體研磨膠帶 （ BG Tape ）與切割膠帶（ Dicing Tape ）技術，目前相關產品已量產，客戶包括台灣晶圓代工及 封測龍頭。產品包括： 1 ）傳統膠帶：布局 UV 與非 UV 產品，主要推動在地化供應並取代日本供 應商；膠帶規格則依客戶需求調整，如 SoIC 先進封裝需要較厚、支撐性較高的膠帶， DRAM 等應 用則朝晶圓薄化發展； 2 ）先進封裝材料：在新應材協助下，與主要晶圓製造及封測客戶共同開發 耐高溫、耐酸鹼、抗靜電及抗翹曲等特殊膠帶，另亦布局 Balance Film 等產品。產能方面，公司 目前於中壢設有量產產線，並規劃在南科設立研發實驗室、並將持續擴充膠帶產線，同時配合新應 材在嘉義及台南布局生產據點。

崇越科技

崇越科技（ 5434 TT ；買進）在本次展會中，再次展現其於半導體廠務與材料供應鏈中的關鍵領先 地位。隨著先進製程及海外廠區持續擴建，晶圓廠對水與金屬離子嚴格控管的需求愈加明確。在廠 務工程方面，崇越已成功從傳統超純水系統延伸至高難度工程，目前機電與水處理業務雙軌並行， 目前已拿到國內龍頭廠商相關專案。

在高速運算與網通材料領域，崇越今年首度大規模展示石英製程耗材與高速材料，特別是代理信越 化學的 Quartz Cloth （石英布），其具備低介電常數與極低耗損特性，在十頻率（ 10GHz ）下 Dk 為 3.4 ， Df 僅為 0.0003 至 0.0005 。最新的產品驗證進度顯示，石英布在目前的 M9 世代為部分採 用，但預計在未來的 M10 世代將迎來全面性採用，幾乎四十層將全部導入。相較於競爭材料高頻 鐵氟龍（ PTFE ）因材質過軟、難以在多層板中固定而僅能應用於最中心的 core 層 ( 上下兩層 ) ，石 英布在多層板的其餘增層（ Build-up 層）中具有無可替代的結構與電性優勢，顯著加速崇越切入高 速運算與網通產業材料領域。

在先進封裝與次世代載板布局方面，崇越展示了多項前沿材料與技術。針對玻璃基板（ TGV ）在鑽 孔與填銅過程中極易產生微裂紋（ micro crack ）且電鍍走線極其困難的痛點，崇越推出了獨家代理

challenges.

WAFER SEALING RESIN

SCIVAX's

NPO & CPO Solutions innovotive moss-producton technoregy

powered by Nanoimprint chnology Advantoger

Advanced Solutions

SCIVAX

by Excimer

Laser Technology

Application example

Bonding: PCB, FCCL, Glass substrate

Stress buffer: PCB, Glass substrate

• Cover film

SLK-F210 film

5-100 umt

PET fim

UKF23A SUK/21S

Di Dielectric constant 30Cke)

Or Dielectric lous tangent (300ke)

Bresidown voltage (0/0.1mm)

Vicesty a 150C (Pa°s)

fensie Modula (Ch)

Tensile strenge (MPa)

Donputon (%)

Achesion to Los profile Cu (R2

0 6um)

Adhesion to Glass (Corning

1.300/m

EAGLE XGI

DMA Modulus

Low modults & fexbilty to address Crack caused by stress and

CTE mismatch at interlayers

SLK-F214

ShinEtsu

Columnar crystal Si

ShinEtsu

的信越化學 SLK-F210 系列（如 SLK-F214 ）高階黏合膜片。該膜片具備優異的流動與黏合性，能 有效滲透並保護玻璃防止裂紋擴散，並大幅降低表面鍍銅難度，崇越同步展示了代理三菱材料的 600x600 mm KAKUGATA 矩形矽面板技術，其具備極致的表面粗糙度（ Sa 小於 2nm ）與超低厚 度偏差（ 2μm TTV ），且翹曲僅有玻璃的三分之一，是高密度封裝理想的中介層（ Interposer ）替 代方案。此外，具備高強度與高透光度、能防止晶圓翹曲的方形與圓形藍寶石載板（ Sapphire Carrier ）亦已實現大量出貨，其中方形載板更獲得龍頭廠商大量採購。現場亦展示由 Mitsuboshi Belting 供應的 8 吋 TGV 填孔基板及陶瓷基板深孔電鍍填充技術，與 Creative Coatings 合作的低 溫電漿原子層沉積（ ALD ）設備，共同滿足 TGV 與高密度封裝的嚴苛需求。 Physical properties conductivity < 20 mm 163 Wim! TTV : 9 um

在光電與矽光子（ CPO ）領域，崇越取得日本 SCIVAX 奈米壓印（ NIL ）技術於台灣、中國與東南 亞的獨家代理權，徹底顛覆傳統光纖接線的繁瑣結構。此技術可直接於晶片上高精度壓印出微透鏡 陣列（ micro-lens array ）或折射率可調、透光度極佳的二維結構超透鏡 Metalens ，使晶片能在極 小空間內一次性完成 150 至 200 顆光纖的高精度耦合對準，極大提升良率與電性表現。崇越在奈 米壓印領域建立了設備銷售、代工壓印服務與信越化學壓印材料供應的三位一體商業模式，目前已 成功向國內多家指標大廠送樣驗證。 40%0 The through-holes were successfully filled.

圖 14 ：崇越代理高階黏合膜片

資料來源：公司資料、元大投顧

圖 16 ：崇越代理日本 SCIVAX 奈米壓印設備

資料來源：公司資料、元大投顧

圖 15 ：崇越代理三菱材料矩形矽面板技術

資料來源：公司資料、元大投顧

圖 17 ：微透鏡陣列在 CPO 應用

資料來源：公司資料、元大投顧

0.0004

1.000

04

05

150/m| 100/m

Introduction of Rectangle Si Panel KAKUGATAT™ technology for advanced packaging

Feature

TCB

Thermo Compression Bonding System

High

Uniformity

Vacuum

Bonding

Platform

Vacuum

Membrane

Uniform

Pressure

Aboying pressure thesigh faid

Key Features

• Vacuum Membrane Technology

• Uniform Pressure Distribution how temptature bonding

• Vacuum Assisted Process

• Advanced Packaging Platform

Offerent Cloth

AL INFRASTRUCTURE

Driving the Future of Connectivity

圖 18 ：崇越代理石英布

TCloth

Now CITI

N TSC

16 10 06 18.18.10 N38.75 M

Low CTE

Quartz Cloth (Q Cloth)

• Good electricol properties, low Dk/ot

• Chemical Resistance

Ultra Low Loss

ShinEtsu

10K Series

он (подна)

圖 19 ：崇越代理石英布性能

• High 5/02 purity compared to generol Gloss

ог (000на)

Softening Point/ve)

Advanced Application: Q Cloth as the Foundation.

資料來源：公司資料、元大投顧

• High heat resistance

資料來源：公司資料、元大投顧

帆宣

帆宣（ 6196 TT ；買進）今年持續深化廠務工程與特種氣體佈局，海外高毛利項目（如日本熊本廠、 美光等）進展順利，帶動廠務與 C ₄ F ₆ 、 WF ₆ 、 CH ₂ F ₂ 等關鍵蝕刻與清洗特殊氣體的營收穩健增長。 在設備與先進封裝端，帆宣今年展出重點轉向高階封裝與光電領域，特別展示了專為先進封裝設計 的 TCB （熱壓合）系統，該平台引進真空薄膜（ Vacuμm Membrane ）與真空輔助技術，能在低溫 下實現極佳的均壓與接合效果；同時，公司與 Dexerials 展開深度合作，共同搶攻 CPO （共同封裝 光學）與 Micro LED 等前沿市場，將帆宣的壓合設備與 Dexerials 的異向導電膠膜（ ACF ，包含應 用於微距端子連接的 Particle-Arrayed ACF 膜）進行軟硬體整合，為高速、多通道的光電系統（如 ROSA ）提供設備與材料的完整解決方案。此外，在無塵室自動化與代工設備領域，帆宣展示了自 主設計的無塵室天車（ Cleanroom Cranes ），主要用於吊裝如 EUV 等高精密半導體機台（每台天 車約可吊掛 1 至 2 台 EUV 機台），展現其為 ASML 、 AMAT 與 AiM 等全球半導體設備巨頭代工的 強大實力，目前設備代工營收成長目標 3 成，且訂單能見度至明後年，展望正向。

圖 20 ：帆宣天車模型

資料來源：公司資料、元大投顧

圖 21 ：帆宣 TCB 壓合機台

資料來源：公司資料、元大投顧

rancea packaging

ACF

Dexerials

• Conductive particles are arrayed at targeted positions and are immobilized

• Reduced risk of short circuit for fine pitch connections by arraying particles

A fim-type conductive adhesive that features uniform distribution el conductive during bonding ta obtain stabile connectivity

and minimizing particle density

I Applications particles in the resin and combines electrical conduction and insulation properties.

• Minimun space of Syn for interconnection el COF/COG/COP and a panel

Micn LED digity lue type, Nansgart type, Stretchable type),

Terminal pitch: min. 40um

For high-speed and multi-channeling

Smart watch (Mion LID duplay type), VR googles, fat panel displays, etc

• Multi-channeling by fine pitch connection

• Space saving by flip-chip bonding with ACF

• Superior electrical performance by shorter connections

ROSA

for Micre LED display back surface lopt receiving PO

with Lens

ACF

PCS

ACF

Release fim

ПА

/Structure

Plated polymer particle with insulation coating

圖 22 ：異向導電膠膜 ACF

/ Structure

Plating Layer

• Polymer

Insulation coat

資料來源：公司資料、元大投顧

圖 23 ： Dexerials ACF 材料特性

資料來源：公司資料、元大投顧